이중 헤테로접합 AlGaN/GaN 쇼트키 장벽 다이오드(Si 기판): 이론·실험 결합 분석
초록
GaN/AlGaN/GaN/Si 기판 상 이중 헤테로접합 AlGaN/GaN 쇼트키 장벽 다이오드(SBD)를 이론적, 실험적으로 조사했습니다. 2차원 정공 가스(2DHG)와 전자 가스(2DEG)가 각각 GaN-top/AlGaN 계면과 AlGaN/GaN 계면에 형성됩니다. 오프 상태에서 2DEG와 2DHG가 부분적으로 고갈된 후 완전히 사라집니다. 고정된 양극과 음극 분극 전하가 남아 분극 접합을 형성합니다. 따라서 드리프트 영역에서 평평한 전기장과 높은 항복 전압(BV)을 얻습니다. 또한 애노드를 리세스해 턴온 전압(VON)을 낮췄습니다. 저손상 ICP 식각 공정으로 개선된 쇼트키 접촉을 얻어 낮은 누설 전류와 낮은 VON을 달성했습니다. 제작된 SBD는 애노드-캐소드 거리(LAC) 11μm에서 1109V BV를 보입니다. 제작된 SBD들은 실온에서 낮은 VON 0.68V(우수한 균일성), 높은 온/오프 전류비 ~10¹⁰, 낮은 특정 온저항(RON,SP) 1.17mΩ·cm², 높은 발리가 FOM 1051MW/cm²를 달성했습니다.
서론
AlGaN/GaN 헤테로구조 기반 측면 다이오드는 2차원 전자 가스(2DEG)의 높은 전자 이동도, 높은 전자 포화 속도, 높은 항복 전기장으로 매력적 소자입니다[1-3]. GaN 다이오드가 전원 공급 장치와 역률 보정용 컨버터 및 인버터에 사용되기 위해 낮은 턴온 전압(VON), 낮은 역방향 누설 전류, 높은 항복 전압(BV) 달성을 위한 광범위한 노력이 있었습니다[4-12]. 전기장 비균일 분포 해결을 위한 다양한 접근법이 제안되었습니다. 그중 하나가 필드 플레이트(FP) 기술입니다[5,13]. 완전 리세스 애노드 SBD에 듀얼 필드 플레이트 적용 시 25μm LAC에서 1.9kV 높은 항복 전압 달성[5]. 턴온 전압도 크게 낮추면서 높은 항복 전압 유지 가능. 또한 실리콘 기술에서 흔히 쓰이는 감소 표면 전계(RESURF) 개념이 GaN HEMT에서 입증되었습니다[14]. 게다가 2DEG 위 2차원 정공 가스(2DHG)로 구성된 분극 접합(PJ)이 특정 온저항(RON,SP)과 BV 관계 개선에 제안되었습니다[15-18]. PJ 개념 기반 GaN 소자는 사파이어와 SiC 기판에서 입증되었으나, GaN-on-SiC 기판의 높은 비용과 작은 직경은 대량 상용화에 불리합니다. 큰 직경의 GaN-on-Si는 저비용으로 유망한 선택지입니다[19-22]. 따라서 실리콘 기판 상 PJ 다이오드 성능 연구가 가치 있습니다.
본 연구에서는 이중 헤테로접합(DJ) GaN/AlGaN/GaN-on-Si 쇼트키 장벽 다이오드를 제안하고 실험적으로 입증했습니다. 분극 접합 효과를 시뮬레이션과 실험으로 확인했습니다. 애노드와 캐소드 전극 사이 평평한 전기장(E-field) 분포를 달성했습니다. 쇼트키 트렌치 식각용 ICP 공정을 최적화해 우수한 식각 균일성으로 낮은 역방향 누설 전류와 낮은 VON 달성. 옴접점 공정도 최적화해 맞춤형 에피택셜 층(45nm GaN-top 기반)으로 2DEG 기반 낮은 접촉 저항 달성. 따라서 LAC 11μm SBD에서 1109V 항복 전압, 발리가 FOM 1051MW/cm² 달성. 온도 의존성과 동적 RON,SP 성능도 조사했습니다.
방법 및 실험
에피택셜 층은 6인치 p형 실리콘 위에 금속유기 화학 기상 증착(MOCVD)으로 성장시켰으며, 바닥부터 3.5μm GaN 버퍼층, 150nm GaN 채널층, 1nm AlN 중간층, 45nm Al₀.₂₅Ga₀.₇₅N 장벽층, 45nm GaN-top층으로 구성됩니다. GaN-top층은 35nm p-GaN층과 10nm 비도핑 GaN층을 포함합니다. 주어진 AlGaN 두께 45nm에서 GaN-top 두께 증가에 따라 2DHG 밀도 증가[22]. 두꺼운 GaN-top층은 고밀도 2DHG에 필수적이지만 2DEG 옴접점 저저항에는 불리합니다. 제안된 이중 헤테로접합 쇼트키 장벽 다이오드(DJ SBD) 단면도는 그림 1a에 표시. SBD 제작은 Cl₂/BCl₃ 기반 유도 결합 플라즈마(ICP) 식각으로 300nm 깊이 메사 분리로 시작. 이후 옴 트렌치와 쇼트키 애노드 트렌치를 저손상 ICP 식각 공정으로 형성. 옴 트렌치 깊이 50nm, 쇼트키 애노드 트렌치 깊이 90nm로 원자력 현미경(AFM)으로 확인. 식각 후 테트라메틸암모늄 하이드록사이드(TMAH) 용액 85°C 15분 처리로 식각 잔여물 제거 및 트렌치 측벽 수정[23]. 이후 N₂ 분위기 400°C 10분 어닐링. 옴 캐소드는 e-빔 증착 Ti/Al/Ni/Au(20/140/55/45nm)로 형성 후 N₂ 분위기 870°C 35초 어닐링, 접촉 저항(RC) 0.49Ω·mm. 마지막으로 애노드 금속과 상호연결을 Ni/Au로 증착해 제작 완료. 소자 LAC는 7-11μm 범위. 그림 1b는 ICP 식각 및 금속 증착 후 애노드 고해상도 단면 TEM 이미지로 층 구조 명확히 관찰됨.
a 제안된 이중 헤테로접합 AlGaN/GaN SBD 단면도 및 주요 제작 공정. LAC는 애노드-캐소드 길이. LFP와 L₁은 각각 1μm, 2μm. b ICP 식각 및 금속 증착 후 애노드 HR-TEM 이미지
2DEG는 AlGaN/GaN 계면을 따른 양극 분극 전하에 의해 유도됩니다. 상부 GaN/AlGaN 계면은 음극 분극 전하를 가져 상부 계면에 2DHG 생성[15]. 드리프트 영역과 캐소드 간 간격(L₁)은 정공 전류 경로 차단용(그림 2). 원래 레이아웃 설계 제한으로 L₁ 2-3μm 영향만 순방향 및 역방향 차단 특성에 대해 조사. VON과 RON,SP는 L₁이 쇼트키 접촉과 전자 전류 경로 영향 안 주므로 변화 없음. 또한 L₁ 증가 시 드리프트 영역 단축으로 BV 약간 감소. DJ SBD 순방향 바이어스 동작 메커니즘은 통상 SBD와 거의 동일, 2DHG가 캐소드에서 애노드 전자 전류 경로에 거의 영향 없음. 역방향 바이어스 전압 증가 시 2DEG와 2DHG 완전 고갈. 고정된 양극과 음극 분극 전하 남아 분극 접합 형성. 결과적으로 캐소드-애노드 간 평평한 E-장 분포 얻음(그림 3).
DJ SBD 동작 메커니즘 분석 a 영바이어스, b 역바이어스
TCAD 시뮬레이션으로 AlGaN/GaN 채널 헤테로계면 따라 전기장 분포. Al 분율 0.25 정의. 버퍼층 순수용자(깊은 준위) 밀도 1.5×10¹⁶ cm⁻³, 에너지 준위 전도대 최소 0.45eV 아래. AlGaN/GaN 계면 수용자 밀도 6×10¹² cm⁻³, 에너지 준위 전도대 최소 0.23eV 아래
그림 3에서 항복 특성과 분극 접합 메커니즘이 Synopsys 2-D Sentaurus TCAD로 확인됨. 시뮬레이션에서 밴드갭 좁아짐, 분극, 전자/정공 이동도, 충격 이온화, SRH 재결합 등 중요 물리 현상 고려.
홀 효과 측정으로 2DHG 또는 2DEG 밀도와 이동도 값 결정[22]. 측정은 실온에서 판데르파우 법으로 수행. 2DHG 측정을 위해 Ref.[17] 따라 Ni/Au 옴접점으로 홀 측정 시료 제작. 2DHG 밀도와 이동도 각각 9×10¹² cm⁻², 15 cm²/V·s. 2DEG는 GaN-top 리세스 및 부분 AlGaN 식각 시료에 Ti/Al/Ni/Au 옴접점(2DEG용) 제작해 측정. 2DEG 밀도와 이동도 각각 8.5×10¹² cm⁻², 970 cm²/V·s. 홀 측정에서 정공 이동도가 여전히 벌크 이동도 100 cm²/V·s보다 훨씬 낮음. 이동도 저하는 MOCVD 성장 중 p-GaN에서 비도핑 GaN으로 Mg 확산 탓으로 돌림.
결과 및 논의
다양한 LAC SBD 순방향 I-V 특성 측정값을 그림 4a,b에 플롯. 턴온 전압(VON)은 0.68V로 0.02V 작은 변동. SBD 이상성 계수와 장벽 높이는 각각 1.44±0.15, 0.76±0.04eV로 계산. 그림 4a에서 LAC=7, 11μm에서 순방향 바이어스 2.5V 시 높은 순방향 전류 밀도 183mA/mm, 144mA/mm, 온저항 0.642, 1.17mΩ·cm² 달성. 또한 그림 4b에서 우수한 온/오프 전류비 ~10¹⁰ 획득. 서브스레숄드 스윙(SS) 63.0mV/dec로 이상적 SS(59.6mV/dec)에 근접.
다양한 LAC DJ SBD 순방향 바이어스 I-V 특성 측정 a 선형, b 반로그 스케일
그림 5a는 다양한 LAC SBD 역방향 차단 I-V 특성 측정값(300K). 1mA/mm 누설 전류에서 다양한 LAC 소자 항복 전압 803V, 940V, 1109V. 시뮬레이션에서 2DEG와 2DHG 밀도 동일 가정. 그러나 실험 결과 2DHG 밀도(9×10¹² cm⁻²)가 2DEG 밀도(8.5×10¹² cm⁻²)보다 약간 높음. 오프 상태 시 고정 양극/음극 분극 전하 차이가 전하 균형 영향 줘 항복 전압 저하. LAC가 BV와 RON,SP에 미치는 영향 그림 5b. BV와 LAC 간 준선형 관계 얻어 드리프트 영역 내 상대적으로 평평한 측면 E-장 입증. 분극 접합 효과로 소자 LAC=11μm에서 높은 발리가 FOM(BV²/RON,SP) 1051MW/cm² 달성.
a 다양한 LAC DJ SBD 역방향 차단 I-V 특성 측정 b LAC 함수로서 RON,SP와 BV
식각 공정은 고품질 쇼트키 계면과 옴접점에 필수적. 그림 6a는 ICP 식각(@5°C) 및 TMAH 용액 처리 후 리세스 트렌치 표면 형태. 식각 속도 약 4.9nm/분, 최종 선택 레시피: Cl₂ 4sccm, ICP 전력 50W, RF 전력 15W. 2×2μm² 스캔 영역에서 근방제곱(RMS) 거칠기 0.244nm.
a ICP 식각 후 트렌치 AFM 형태. b TLM 테스트로 식각 깊이에 따른 옴접점 저항 영향. c 트렌치 깊이 50-55nm에서 어닐링 온도에 따른 접촉 저항. 어닐링 시간 35초
맞춤형 에피택셜 층에 45nm GaN-top층과 45nm AlGaN층 포함돼 옴접점(2DEG용) 공정은 통상 SBD와 다름. GaN-top과 AlGaN 장벽층 모두 리세스하지 않으면 옴금속과 2DEG 사이 포텐셜 장벽으로 어닐링만으로 낮은 접촉 저항 달성 어려움. 그러나 장벽 과도 리세스 시 응력 해제로 2DEG 농도 감소. 옴접점 저항 감소를 위해 추가 공정 채택. 증착 전 HCl 용액으로 시료 표면 처리해 천연 산화층 제거. 추가로 플라즈마 표면 처리(ICP 전력 50W, BCl₃ 10sccm, 3분)로 표면 도너 상태 도입[24]. 그림 6b는 트렌치 깊이에 따른 접촉 저항 의존성. 최적 깊이 50-55nm 획득. 고온 급속 열처리(RTA) Ti/Al/Ni/Au 접촉 조사 그림 6c. 어닐링 온도 840-890°C, 870°C에서 최저 접촉 저항. 870°C 고온 어닐링은 Ti/질화물 계면 TiN 형성 촉진. 그러나 더 높은 온도(예 890°C)는 Au와 Al 간확산 증가로 양호한 옴접점 형성에 불리.
그림 7a-c는 3회 별도 공정 런에서 제작된 LAC 7, 9, 11μm 72개 SBD로부터 추출한 VON, VF, BV 등 정적 특성 통계 플롯. 소자들은 안정적 순방향 턴온 특성 보이며 VON은 LAC 독립적, VON은 주로 쇼트키 접촉 결정. 저손상 ICP 식각, 정밀 제어 트렌치 깊이, 고품질 쇼트키 계면이 VON과 VF 우수한 균일성 기여. 또한 LAC 증가(7→11μmv)에 따라 제안 구조에서 BV 단조 증가(~100V/μm) 관찰. 그림 7d는 72개 소자 VON 히스토그램 통계, 평균 0.68V, 표준편차 0.02V 작음.
7, 9, 11μm LAC 3회 공정 런 제작 72개 SBD 추출 통계 플롯: a 턴온 전압, b 순방향 전압, c 항복 전압. d 72개 소자 VON 분포
역방향 및 순방향 특성 온도 의존성 그림 8 평가. 그림 8a에서 주변 온도 300→475K 증가 시 RON,SP 1.94배 증가.
a 역방향 누설 전류, b DJ SBD 다양한 온도 순방향 특성
DJ SBD 동적 특성 Agilent B1505A 파워 소자 분석기로 측정. 애노드 펄스 퀴센트 바이어스 포인트 -10V, -20V, -30V, -40V, -70V, -100V, 펄스 폭/주기 0.5ms/500ms. 그림 9b 스트레스 전압 함수 동적 RON,SP. 100V 역방향 스트레스 전압에서도 동적 RON,SP가 무스트레스 대비 1.18배로 Ref.[8]과 비교 가능. 동적 RON,SP 제한적 증가는 계면 상태 감소 기여. 동적 RON,SP 열화 추가 연구 필요.
a 펄스 측정 I-V 특성. b 펄스 폭/주기=0.5ms/500ms 조건 추출 RON,SP 대 애노드 펄스 베이스
그림 10은 GaN 파워 다이오드 Si/SiC/사파이어 기판 BV 대 RON,SP 벤치마크 플롯[8,10,22,25-31]. 제안 소자 LAC=11μm에서 BV 1109V, 해당 RON,SP 1.17mΩ·cm²로 높은 발리가 FOM 1051MW/cm² 달성. 이 값은 Si 기판 측면 GaN 파워 다이오드 중 최고 결과.
SiC/사파이어/Si 기판 GaN 파워 다이오드 BV 대 RON,SP 벤치마크 플롯. 항복 정의용 역방향 누설도 표시
결론
높은 FOM 이중 헤테로접합 GaN/AlGaN/GaN-on-Si SBD 제작. 저손상 ICP 식각 공정으로 제안 소자 옴접점과 쇼트키 접촉 최적화. 따라서 LAC 11μm 소자에서 우수한 균일성 가진 낮은 VON 0.68V, 낮은 RON,SP 1.17mΩ·cm² 달성. 분극 접합 효과로 높은 발리가 FOM 1051MW/cm² 달성. 고성능과 저비용 GaN-on-Si 기술 결합으로 미래 전력 응용에 큰 잠재력 전시.
