고급 CMOS BEOL 공정을 위한 플라즈마 유도 충전 효과의 광범위한 검출기

소개

최근 몇 년 동안 반도체 공정 기술의 발전은 대규모 집적 회로에서 임계 치수를 계속 축소하고 있습니다[1,2,3]. 고급 FinFET 로직 프로세스는 다기능 및 더 강력한 Si 칩에서 더 촘촘하게 채워진 트랜지스터를 구현하기 위해 더 복잡해졌습니다. 플라즈마에 의해 강화된 반응성 이온 에칭 단계[4, 5]는 높은 패킹 밀도 회로[6]에 필수적인 높은 종횡비 구조를 달성하기 위한 고급 나노 규모 공정에서 불가피합니다. 45nm 이상의 CMOS 기술 노드의 경우 트랜지스터 게이트는 이산화규소가 있는 기존의 폴리실리콘 게이트에서 고유전율 금속 게이트 스택으로 변경되었습니다[7, 8]. 이러한 변화는 소자를 플라즈마 유도 손상에 더 취약하게 만들고 고유전율 유전체 층에 예상치 못한 잠재적 손상을 초래할 수 있습니다. [9]. FinFET의 최신 제조 공정에서 에칭, 증착 및 세정 공정과 같은 수많은 RF 플라즈마 단계는 불가피하며, 이는 플라즈마 유도 충전 이벤트의 더 높은 주파수를 생성합니다[10]. 금속 구조에서 양전하와 음전하가 모두 발생할 수 있습니다. 이러한 전하가 기존 금속 라인, 비아 및 접점으로 구성된 전도성 경로를 통해 흐르기 때문에 회로의 취약한 부분, 특히 트랜지스터 게이트 유전체를 통한 바람직하지 않은 방전은 심각한 신뢰성 문제로 이어질 수 있습니다. 예를 들어, 건식 에칭 단계에서 산란 충돌 이온과 반응 표면의 스퍼터링 물질은 벌크 핀에 더 많은 결함을 유발합니다[11, 12]. 회로에 돌이킬 수 없는 손상으로 이어지는 플라즈마 충전 이벤트를 피하기 위해 금속 구조의 크기를 제한하는 설계 규칙이 제공됩니다. PID를 완화하는 또 다른 예는 플라즈마 충전 전류를 민감한 회로에서 멀리 분로시킬 수 있는 보호 다이오드 사용을 포함합니다[13]. ISSG(In-Situ Steam Generation) 게이트 산화물의 도입으로 플라즈마 손상에 대한 내성이 향상되었다고 보고되었습니다[14]. 또한 챔버를 트리밍하고 PECVD-Ti 증착 공정을 수정하는 것도 플라즈마 유도 손상을 완화하는 것으로 밝혀졌습니다[15]. 그러나 이러한 방법의 대부분은 회로 설계 유연성 또는 처리 절충안에서 바람직하지 않은 제한을 초래합니다.

일반적으로 온웨이퍼 테스트 패턴은 플라즈마 유도 손상(PID) 수준을 모니터링하는 데 사용되었습니다[16]. 온웨이퍼 PID를 모니터링하기 위해 가장 일반적이고 널리 사용되는 매개변수는 대형 안테나 구조를 가진 트랜지스터 게이트의 TDDB(time-to-breakdown) 특성입니다. 게이트 유전체의 잠재적 손상은 전압 또는 전류 스트레스 테스트에서 게이트 유전체 층의 열화를 측정하여 드러낼 수 있습니다. 따라서 이러한 패턴은 플라즈마 공정에 대한 실시간 피드백을 제공할 수 없습니다[17]. 우리의 이전 작업에서 웨이퍼상 플라즈마 유도 충전 효과 검출기는 고급 FinFET 기술에서 시연되었습니다. PID 검출기는 용량성 결합 구조를 사용하여 부동 게이트에서 응답을 유도합니다[18,19,20]. 따라서 기존 PID 검출기에서와 같이 게이트 유전층의 손상이 없습니다. 이 새로운 검출기에서 이동하는 I-V 곡선을 측정하여 안테나 게이트에서 전하의 강도, 지속 시간 및 극성을 모두 알아냅니다. 이러한 검출기는 특정 기록 위치의 플라즈마 강도가 임계 수준을 초과할 때 포화 효과를 받을 수 있습니다. PID 감지기의 동적 범위를 확장하기 위해 이 작업에서 새로운 안테나 게이트 설계가 조사되었으며 감지 범위의 확장이 성공적으로 입증되었습니다.

방법

안테나 노드에 연결된 기생 커패시터가 있는 PID(플라즈마 유도 손상) 감지기의 3D 개략도가 그림 1a에 나와 있습니다. PID 모니터링 구조와 달리 이 검출기는 긴 접점 슬롯을 사용하여 플로팅 게이트의 안테나 전압을 결합합니다. 단면 TEM 사진은 그림 1b에 나와 있습니다. 그림과 같이 전하를 모으는 접점 슬롯은 플로팅 게이트에 용량성으로 결합됩니다.

<그림>

아 이전에 보고된 현장 PID 감지기와 안테나 커패시터의 3D 일러스트레이션이 이 구조에서 강조 표시됩니다. ㄴ 이 감지기의 게이트 길이가 140nm인 PID 감지기의 TEM 사진

그림 2는 12인치 웨이퍼에 걸쳐 이러한 감지기에서 기록된 임계 전압 분포를 비교합니다. 음의 임계 전압 이동은 음전하가 안테나에 수집되어 양전하를 플로팅 게이트로 끌어들이고 결과적으로 음의 임계 전압 이동이 발생했음을 나타냅니다. 안테나 면적이 증가함에 따라 총 커패시턴스가 증가하면 전체 안테나 전압이 낮아지므로 V의 이동이 작아집니다. _t .

<그림>

안테나 크기가 다른 샘플의 임계 전압 범위 및 해당 안테나의 총 커패시턴스

여기에서 그림 3a에는 PID 검출기의 기본 동작 원리를 설명하는 흐름도가 요약되어 있습니다. 플라즈마 전하(Q _개미 ) 안테나에 수집, 안테나 게이트의 전위, V _개미 , 다양합니다. V _개미 그런 다음 FG(플로팅 게이트)에 연결되어 FG 안팎으로 전자의 터널링을 촉진합니다. 플라즈마 공정 후, V _t 이 감지기 중 Q의 극성에 따라 더 부정적이거나 더 긍정적일 수 있습니다. _개미 . V _t 그림 3b에 나열된 매개변수를 사용하여 FN 터널링 전류 모델로 계산할 수 있습니다.

<그림>

아 플라즈마 전하의 흐름도(Q _개미 ) V를 이동하기 위해 안테나에 수집됨 _t . FN 터널링 모델을 기반으로 하는 ΔV _t 계산할 수 있습니다. ㄴ 정의가 있는 매개변수 목록

그림 4는 FG 기반 PID 감지기에서 가능한 모든 커패시턴스를 보여줍니다. Fig. 5로부터 안테나 면적이 증가할수록 ΔV _t 포화되는 경향이 있습니다. V로 _개미 최대 레벨에 도달, Q _개미 전압 레벨이 너무 높으면 누출되기 시작합니다. 검출기 한계를 초과하는 플라즈마 플럭스 레벨을 피하기 위해 총 정전용량에서 안테나 정전용량의 비율을 줄일 수 있는 부하 커패시터를 추가하여 안테나 정전용량을 의도적으로 증가시킵니다.

<그림>

PID 감지기의 감도를 수정하도록 설계된 추가 로딩 커패시터가 있는 안테나 구조의 커패시턴스 구성. C 위치 _P 는 플로팅 게이트의 전체 기생 커패시턴스입니다.

<그림>

임계 전압 레벨과 예상 안테나 전압 레벨 모두 안테나 면적이 증가하는 패턴에서 포화됩니다.

그림 6a는 이전에 보고된 in-situ PID 검출기의 2D 구조를 보여주고 있으며, 추가 커패시터를 구현하는 세 가지 구조가 제시되어 있다. 그것들은 그림 6b에서와 같이 금속층의 더 큰 중첩 영역을 사용하여 전체 커패시턴스를 증가시키는 MOM 커패시터, 그림 6c에서 금속 게이트의 길이를 조정하여 커패시턴스를 증가시키는 STI 커패시터, 추가 커패시터를 형성하기 위한 금속 게이트와 접점의 중첩 영역 그림 6d.

<그림>

a의 단면도 in-situ PID 검출기 및 b에 의해 구현된 부하 추가 커패시터가 있는 검출기 엄마, ㄷ 성병 및 d 측벽, 각각

실험 결과 및 토론

그림 7은 다양한 유형의 부하 커패시터가 추가될 때 총 정전용량 대 안테나 비율을 비교합니다. 총 커패시턴스는 안테나 비율이 1K보다 큰 경우 안테나 커패시턴스가 지배합니다.

<그림>

세 가지 유형의 로딩 커패시터가 추가됨에 따른 총 커패시턴스 대 안테나 비율 비교

추가된 부하 커패시턴스가 안테나 커패시턴스와 비슷해지면 총 커패시턴스가 부하 커패시터의 영향을 받을 수 있습니다. 안테나에 의해 수집되는 최대 전하량은 고정되어 있기 때문에; 총 커패시턴스를 증가시켜 ΔV ΔQ에 따라 감소할 것으로 예상됨 =C ΔV . 따라서 검출 범위의 감도가 억제되어 플라즈마 충전 레벨이 원래 한계를 초과할 때 포화 효과를 방지할 수 있습니다. 다른 STI 커패시터를 사용하는 AR =10의 장치에 대한 드레인 전류 특성은 그림 8에서 비교됩니다. 더 큰 부하 커패시터가 추가되면 전체 커패시턴스에서 안테나 커패시턴스의 비율이 감소합니다. 동일한 플라스마 충전 플럭스에서 일정 기간 후의 총 플라스마 전하는 안테나 면적에 비례합니다. 따라서 전체 커패시턴스가 증가하면 V _개미 높은 플라즈마 플럭스 수준을 감지할 수 있도록 낮아질 것으로 예상됩니다. 그림 8에서 볼 수 있듯이 추가 로딩 커패시터가 있는 샘플의 경우 I-V 곡선에서 더 작은 이동이 발견됩니다.

<그림>

AR =10인 다양한 크기의 STI 커패시터의 I-V 곡선. 외부 커패시턴스가 더 클 때 I-V 곡선은 기준 셀의 I-V 곡선에 더 가깝습니다.

AR =1 K이고 서로 다른 크기의 MOM, STI 및 측벽 커패시터를 사용하여 샘플에서 측정한 임계값 전압의 상자 차트는 그림 9에서 비교됩니다. 실험 설계에서 C _L by STI 구조는 충전 레벨의 영향을 보여주기에는 너무 작습니다. 그림 10의 비교는 부하 커패시터를 추가하는 세 가지 방법이 플라즈마 충전에 대한 평균 응답을 효과적으로 줄일 수 있음을 시사했습니다. 추가 로딩 커패시터는 PID 감지기의 감지 범위를 성공적으로 확장할 수 있지만 감지기의 감도는 감소합니다. 플라즈마 충전 레벨의 광범위한 감지를 달성하기 위해 C 레벨이 다른 일련의 PID 감지기 _L 하이 엔드 및 로우 엔드 모두에서 플라즈마 충전 수준을 감지하기 위해 1D 어레이로 설계할 수 있습니다.

<사진>

다양한 크기의 MOM, STI 및 측벽 커패시터를 사용하여 샘플에서 측정된 임계값 전압을 비교합니다. 모든 기기의 AR은 1K

와 동일합니다. <그림>

평균 ΔV 비교 _t 대 C _L 세 가지 유형의 커패시터 구조로 구현되며, 여기서 ΔV _t V로 정의됩니다. _t 검출기 셀과 기준 셀의 차이. 데이터는 감소된 감도가 C로 얻어질 수 있음을 시사합니다. _L 증가

결론

이 연구는 PID 모니터링 검출기에서 플라즈마 유도 충전 레벨의 감지 범위를 확장하기 위한 새로운 안테나 게이트 설계를 조사합니다. 부하 캐패시터를 추가함으로써 전하 누출에 민감한 높은 안테나 게이트 전압을 방지할 수 있어 PID 검출기에 더 높은 충전 레벨을 등록할 수 있습니다. 이 새로운 디자인은 고급 CMOS BEOL 프로세스에서 플라즈마 충전 레벨의 감지 범위를 효과적으로 확장합니다.

데이터 및 자료의 가용성

해당 없음.

약어

PID:

플라즈마 유발 손상

V _t :

임계 전압

질문 _개미 :

안테나의 전하

V _개미 :

안테나 전압

엄마:

금속 산화물 금속

AR:

안테나 비율

C _L :

로딩 커패시턴스

C _P :

기생 커패시턴스

C _개미 :

안테나 커패시턴스

원자력 현미경으로 나노스케일에서 폴리올레핀 엘라스토머의 정량적 나노기계적 매핑 골수 중간엽 줄기 세포 유래 엑소좀 MicroRNA-133a는 MAML1 억제를 통해 바이러스성 심근염 쥐에서 심근 섬유증 및 상피-중간엽 전환을 억제합니다.