산업 제조
산업용 사물 인터넷 | 산업자재 | 장비 유지 보수 및 수리 | 산업 프로그래밍 |
home  MfgRobots >> 산업 제조 >  >> Industrial materials >> 나노물질

FinFET Cu BEOL 공정의 금속간 유전체에 대한 플라즈마 유도 손상에 대한 테스트 패턴 설계

초록

고급 CMOS Cu BEOL 기술로 구현되는 고밀도 상호 연결은 금속 층을 밀접하게 배치합니다. 높은 종횡비의 금속 라인은 광범위한 플라즈마 에칭 공정을 필요로 하며, 이는 금속간 유전체(IMD) 층에 대한 신뢰성 문제를 유발할 수 있습니다. 이 연구는 밀접하게 배치된 금속 라인 사이의 IMD 무결성에 대한 플라즈마 유도 대전 효과의 영향을 평가하기 위해 새로 제안된 테스트 패턴을 제시합니다. IMD 층에서 발견되는 플라즈마 대전 강도와 손상 사이의 강한 상관관계를 종합적으로 찾아 분석합니다.

소개

Cu 기반 BEOL(back-end of line) 공정은 기술이 100 nm 미만 영역으로 이동함에 따라 광범위하게 사용되었습니다. 조밀하게 패킹된 인터커넥트는 높은 종횡비의 비아로 구성되며 금속 라인은 일련의 플라즈마 강화 에칭 프로세스에 의해 가능합니다[1,2,3]. 고에너지 플라즈마 처리는 공정 유발 충전 이벤트 동안 주요 방전 경로로 여겨지는 트랜지스터의 게이트 유전체 스택에 심각한 열화 및 잠재적 손상을 초래할 수 있다는 것은 잘 알려져 있습니다. 게이트 유전체 품질에 대한 신뢰성 문제를 방지하기 위해 IC 제조업체는 일반적으로 상호 연결 금속층의 크기와 길이를 제한하는 설계자 규칙과 지침을 제공합니다[4, 5]. 복잡한 배선 시스템에서 금속층의 수가 증가함에 따라 공정 유도 충전 시 금속간 절연막을 통한 방전 경로를 피하기가 어렵습니다. BEOL 공정에 저유전율 물질이 도입되면서[6, 7], 악화된 RC 지연 문제가 완화되어 절연 필름이 충전 스트레스에 더 취약할 수 있습니다[8, 9]. 복잡한 BEOL 배선을 구현하는 컴팩트 인터커넥트 구조에 대한 플라즈마 충전 유도 응력으로 인한 손상은 고급 CMOS IC의 수율과 신뢰성에 큰 영향을 미칠 수 있습니다. 이 연구에서 우리는 이전에 보고된 현장 PID 레코더[10,11,12]를 통합했으며 고급 Cu BEOL 프로세스에서 추가 방전 경로가 가능할 때 IMD 손상 가능성을 모니터링하기 위해 새로 제안된 차동 테스트 패턴을 통합했습니다. 웨이퍼 전체에 걸쳐 서로 다른 위치에서 기록계에 보고된 플라즈마 대전 수준은 새로운 테스트 패턴을 통해 IMD 필름의 플라즈마 대전 손상과 상관관계가 있을 수 있습니다. 그런 다음 IMD 구조에 대한 응력 유발 실패 동작은 새로운 실패 모드 및 가능한 IMD 신뢰성 문제에 대한 일상적인 모니터링을 위해 표준 테스트 구조에서 사용할 수 있는 이러한 테스트 패턴을 통해 쉽게 드러날 수 있습니다.

장치 구조 및 방법론

FinFET 집적 회로에 대한 고장 분석 결과는 그림 1과 같이 밀접하게 배치된 두 개의 격리된 상호 연결 구조 사이의 금속간 유전체 층 내에서 트랩 상태 증가의 잠재적 손상이 발생할 수 있음을 시사합니다. 비아와 금속 상호 연결 사이의 선폭과 간격 CMOS BEOL 공정을 사전에 적극적으로 감소시키십시오. 큰 금속 와이어에 수집된 전하가 안테나 역할을 하고, 금속과 비아/게이트 및 금속 와이어를 가로질러 IMD를 통해 방전될 수 있으며, 그 결과 이러한 유전 필름에 고전계 및/또는 고전류 스트레스가 발생할 수 있습니다. 각 다이의 2개의 차동 테스트 패턴 옆에 현장 PID 레코더[10,11,12]를 배치하여 12인치 웨이퍼에 대한 기준 플라즈마 충전 레벨을 먼저 설정할 수 있습니다.

<그림>

조밀하게 패킹된 상호 연결 패턴 사이의 금속간 유전체 층에서 플라즈마 유발 손상은 절연 무결성에 대한 잠재적인 저하와 연결될 수 있습니다.

플라스마 충전 전류가 금속층 사이의 유전층을 통과하도록 하기 위해 그림 2의 테스트 패턴 상의 M2 노드는 안테나 구조를 만들기 전에 절연됩니다. 플라즈마 충전 스트레스 동안 잠재적 손상을 일으킬 가능성을 증가시키는 것을 목표로 하는 두 가지 새로운 차동 테스트 패턴 설계가 제안되고 그림 2a, b에 설명되어 있습니다. 유형 I 패턴의 장치는 전자가 해당 안테나에 수집될 때만 높은 전류 스트레스를 경험합니다. 이것은 방전 전류가 전도성 경로에서 직렬로 연결된 n+/p 접합에 의해 정류되기 때문입니다. 반면에 유형 II 패턴을 가진 장치는 양방향으로 응력 I을 받습니다[13]. 즉, 이온 대전과 전자 대전이 모두 이 모니터링 장치에 등록됩니다. 결과적으로, 이 연구의 샘플은 16 nm 기술 노드에서 표준 FinFET/Cu BEOL 프로세스에 의해 만들어집니다. PID 레코더의 안테나 구조와 각 다이에 배치된 유형 I 및 II 패턴이 있는 장치는 모두 큰 금속 3 구조로 설계되었습니다. 두 가지 유형의 모니터링 장치 모두 차동 구성으로 설계되어 PID 효과에 대한 오류 판독으로 이어질 수 있는 정렬 불량 노이즈를 강조하고 최소화할 수 있습니다.

<그림>

플라즈마 유도 a로 인한 잠재적 손상의 영향을 강조하기 위해 새로 제안된 차등 테스트 패턴의 그림 음수 및 b 양방향 응력, 여기서 금속층 사이의 클리어런스는 14 nm

로 설정됩니다.

실험 결과 및 토론

그림 3의 데이터는 0.7 V/sec의 스윕 속도에서 금속 2에 전압 스윕을 0-20 V에서 적용하여 얻은 반면, 항복 전압 및 테스트 패턴이 있는 몇 가지 다른 장치 양쪽의 IMD 누설 전류 그러면 내가 얻어서 비교할 수 있습니다. 82,000μm 2 의 대형 M3 안테나를 만드는 중 , 플라즈마 공정은 안테나의 충전을 유도할 것으로 예상됩니다. 축적된 전하는 저항이 가장 낮은 경로를 통해 방전될 것으로 예상됩니다. 데이터에 따르면 일부 샘플은 초기 유전 파괴를 나타내는 반면 다른 장치의 IMD는 낮은 누설로 비교적 손상되지 않은 상태로 유지됩니다.

<사진>

82,000μm 2 의 금속 3 안테나에 연결된 차동 테스트 패턴이 있는 기기에서 측정된 누설 전류 . V BD 전류가 32 nm의 비아 길이에 대해 1 nA에 도달할 때의 전압으로 정의됩니다.

돌격 시 약한 쪽이 우세한 방전 경로로 작용해 좌우 손상 정도의 불균형이 더욱 두드러질 것으로 예상된다. 따라서 V가 큰 기기만 BD 왼쪽과 오른쪽의 차이는 플라즈마 충전으로 인해 발생할 가능성이 더 큽니다. 따라서 더 작은 V BD IMD에서 한 쌍의 고장은 PID 스트레스 수준과 관련된 수준으로 등록됩니다. 그림 4a는 웨이퍼 전체에 걸쳐 서로 다른 다이의 샘플에서 발견되는 세 가지 일반적인 특성을 보여줍니다. 이러한 샘플은 양측 고장 없음, 단면 고장 또는 양면 고장 그룹으로 분류할 수 있습니다. 각 그룹의 특정 특성을 나타내는 장치 부분은 그림 4b의 파이 차트에 나와 있습니다. 우리는 안테나가 없는 샘플에서 단측 항복 특성을 갖는 변화가 훨씬 더 낮다는 것을 발견했습니다. 플라즈마 충전 스트레스를 경험하지 않은 대부분의 장치에서 양측의 대칭 동작이 발견됩니다. 이는 차동 쌍에서 비대칭 특성의 대부분이 안테나 구조가 부착될 때 충전 스트레스에서 비롯됨을 시사합니다.

<그림>

웨이퍼 및 b 전반에 걸친 테스트 쌍의 다양한 유형의 고장 특성 60개 이상의 장치 쌍에서 독특한 유형의 항복 특성을 나타내는 샘플의 비율 비교

V 사용 BD 위의 방법으로 얻은 PID 레벨과 V의 웨이퍼 맵 BD 유형 I 및 II 패턴의 장치로부터의 패턴은 그림 5에서 비교됩니다. V 웨이퍼 맵 간의 높은 유사성 BD 두 가지 유형의 모니터링 장치 및 해당 기준 충전 레벨에서 PID 기록기를 얻습니다(그림 5a 참조). PID 전압은 금속 공정 동안 전자 및 이온 충전 이벤트를 모두 기록하는 것으로 믿어집니다[14]. 그러나 웨이퍼를 가로지르는 샘플은 주로 이온 충전보다 더 많은 전자 충전을 받는 것으로 밝혀졌습니다[14]. 우리는 그림 5a, b의 웨이퍼 사이에서 일부 지역 상관 관계를 볼 수 있다고 믿습니다. 도 5a의 것과 명백한 유사성이 없는 패턴 II의 도 5c의 웨이퍼 맵은 양방향 응력[15]이 유전체 층에 2차 효과를 유발할 수 있음을 시사하며, 이는 추가 조사가 필요합니다. 새로운 테스트 패턴에서 측정된 항복 전압 대 기준 PID 레벨을 그림 6에서 비교하면 다이의 PID 레벨이 높을수록 V가 낮아집니다. BD 새로운 테스트 패턴. 또한, V BD 플라즈마 충전 레벨을 설정할 수 있습니다. IMD 손상에 대한 한 방향 및 양방향 응력의 영향을 조사하기 위해 V BD 유형 I 및 유형 II 패턴으로 고안된 것으로부터 측정한 결과를 그림 7에 요약 및 비교하였다. V BD 웨이퍼에 걸쳐 60개의 다이에 있는 장치에서 얻은 분포는 양방향 충전 스트레스를 경험한 장치가 더 낮은 전압에서 IMD 항복을 보일 가능성이 더 높다는 것을 나타냅니다. 이것은 극성이 IMD에 걸쳐 변할 때 비대칭 응력 수준으로 설명될 수 있습니다[16]. 더욱이, 유전층을 가로질러 10 V로 측정된 응력 유도 누설 전류(SILC)는 IMD 필름 내에서 트랩 상태의 증가에 대한 또 다른 지표입니다[17]. 공정 변동으로 인한 다이 간 변동 효과를 더욱 최소화하기 위해 각 쌍의 누출 비율을 지표로 사용하여 IMD 손상을 추가로 평가합니다. 그림 8은 동일한 다이에 있는 두 가지 유형의 장치에 대한 누설 전류 비율 간에 본질적으로 상관 관계가 없음을 보여줍니다. 즉, 금속 1과 비아2 레이어 사이의 오정렬은 두 패턴 모두에 최소한의 영향을 미칩니다. 현재 비율, R , 로 정의 LR / LL 는 이러한 패턴의 다이 간 변동에서 노이즈를 제거하는 데 더 좋은 지표입니다. 완전한 비편향 장치에서 주 충전 스트레스는 완전히 무작위적이어야 하는 오른쪽 또는 왼쪽에서 발생합니다. 여기에서 분배 매체가 1이 아닌 전류 비율에서 일부 바이어스 효과가 발견됩니다. 플라즈마 충전 효과로 인한 손상 결과만 설명되도록 하려면 R 는 그림 9에 설명된 대로 정규화된 전류 비율입니다. 웨이퍼 중심의 분포도에서 R N 유형 I 패턴의 장치에서 PID 레코더의 플라즈마 스트레스 수준은 상당히 가깝습니다. 한편, R N 기록된 PID 레벨로는 양방향 스트레스에 취약한 장치를 완전히 설명할 수 없습니다. 이는 상당히 높은 R N 웨이퍼 전반에 걸친 추가 이온 충전 이벤트의 결과로 패턴 II의 장치에서 수준이 나타납니다.

<그림>

(a ) (b의 PID 전압 및 VBD ) 테스트 패턴 I 및 (c ) II, 지역적 플라스마 충전 레벨에 기인할 수 있는 백엔드 유전체 층의 플라스마 유도 손상으로 인한 원형 영역 내의 국부적 영향을 보여줍니다.

<그림>

a에 대한 PID 레벨의 VBD 간의 상관관계 패턴 I 및 b 패턴 II 샘플 각각 [10,11,12]

<그림>

V의 누적 분포 비교 BD 패턴 I과 패턴 II의 더 높은 항복 전압을 나타내는 샘플 부분과 웨이퍼 전체에 걸친 60개의 다이

<그림>

패턴 I 및 II의 왼쪽과 오른쪽의 누설 전류 비율은 이러한 샘플에서 체계적인 오정렬 효과가 없음을 보여줍니다.

<그림>

해당 PID 레벨 및 b와 비교하여 웨이퍼 중앙에 걸쳐 패턴 I 및 II 샘플의 정규화된 전류 비율 왼쪽의 누설 전류 정의(I LL ) 및 오른쪽( LR )

결론

IMD 필름의 무결성에 대한 플라즈마 유도 충전 효과는 고급 FinFET Cu BEOL 플랫폼에서 새로 제안된 차동 테스트 패턴을 통해 조사되었습니다. IMD 층의 조기 고장 및 SILC 증가 형태의 손상은 12인치 웨이퍼의 플라즈마 충전 수준과 직접적인 상관 관계가 있는 것으로 밝혀졌습니다.

데이터 및 자료의 가용성

해당 없음.


나노물질

  1. 금속 제조 소개
  2. 금속 3D 프린팅을 위한 6가지 중요한 설계 고려사항
  3. 제조 가능성 지침을 위한 설계 – 1부
  4. 판금 설계를 위한 5가지 팁
  5. 금속 제작 프로젝트를 위한 설계 최적화를 위한 6가지 팁
  6. 금속 식별이란 무엇입니까?- 식별을 위한 테스트 및 팁
  7. 금속 제작 프로젝트의 설계를 최적화하는 방법
  8. Flex-Rigid PCB에 대한 임피던스 설계 고려 사항
  9. 판금 굽힘을 위한 설계 팁
  10. 직접 금속 레이저 소결 3D 인쇄를 위한 설계 팁