고속 전압 펄스 측정을 특징으로 하는 ZrO2 시드 레이어가 있는 Hf0.5Zr0.5O2 기반 FeFET의 메모리 창 및 내구성 향상

결과 및 토론

그림 2a는 P–V를 보여줍니다. TaN/HZO/TaN 및 TaN/HZO/ZrO₂의 히스테리시스 루프 /TaN 커패시터. 놀랍게도 TaN/HZO/ZrO₂ /TaN 캐패시터는 TaN/HZO/TaN 캐패시터보다 훨씬 더 나은 강유전성을 가지며, 이는 보고된 결과[26]와 일치하여 결정질 ZrO₂ 시드 층은 실제로 결정질 품질을 개선하고 HZO 박막에서 단사정상 형성을 억제할 수 있습니다[24]. 그림 2b는 I _D –V _G 추가 결정질 ZrO₂가 있거나 없는 HZO 기반 FeFET의 곡선 P/E 펄스 후 시드 레이어. 빨간색 기호 라인은 I를 나타냅니다. _D –V _G 7 V/100ns의 프로그램 펄스를 적용한 후 곡선, 파란색 기호 라인은 I _D –V _G - 7 V/100 ns의 소거 펄스를 적용한 후 곡선. 나 _D –V _G 두 FeFET의 곡선은 반시계 방향 스위칭 특성을 나타내며, 이는 현재 FeFET의 MW가 전하 트래핑 및 주입이 아니라 HZO 층의 분극 스위칭에서 유래함을 시사합니다. 그럼에도 불구하고 추가 결정질 ZrO₂를 포함하는 HZO 기반 FeFET 시드 층은 추가 결정질 ZrO₂가 없는 HZO 기반 FeFET의 것(0.8 V)보다 약 1.8배 더 큰 1.4 V의 개선된 MW를 나타냅니다. 종자층. 또한, 1.4V의 얻은 MW는 현재까지 보고된 최상의 결과와 유사합니다[9, 11, 14, 17, 21, 22, 23, 27].

아 P–V TaN/HZO/TaN 및 TaN/HZO/ZrO₂의 히스테리시스 루프 /TaN MFM 구조는 4 V 및 5 kHz의 주파수에서 측정되었습니다. ㄴ 나 _D –V _G ZrO₂가 있거나 없는(w/o) HZO 기반 FeFET의 곡선 프로그램 펄스(+ 7 V/100 ns) 및 소거 펄스(- 7 V/100 ns) 이후의 시드 레이어

추가 결정질 ZrO₂가 있거나 없는 HZO 기반 FeFET의 유지에 대한 신뢰성 종자층도 평가했다. 그림 3은 V를 보여줍니다. _TH 실온에서 7 V/100ns의 프로그램 펄스와 –7V/100 ns의 소거 펄스를 인가한 후의 유지 특성. V _TH 값은 로그 시간 척도와 거의 선형입니다. 추가 결정질 ZrO₂가 있는 HZO 기반 FeFET의 10 년 후 외삽된 MW 시드 층은 추가 결정질 ZrO₂가 없는 HZO 기반 FeFET의 경우(0.6 V)보다 큰 0.9 V입니다. 종자층. ZrO₂의 두꺼운 정전 용량 등가 두께(CET) 때문에 (1.5 nm)/SiO2₂ (2.6 nm) 게이트 절연체 층은 게이트 스택에서 향상된 탈분극 필드로 이어질 것이며[13, 15], SiO₂ 레이어가 줄어듭니다.

ZrO₂가 있거나 없는 HZO 기반 FeFET의 유지 특성 시드 레이어

그림 4는 I의 진화를 보여줍니다. _D –V _G ± 7 V/100 ns 교대 P/E 사이클 후 곡선. 추가 결정질 ZrO₂가 없는 FeFET의 경우 종자층, I _D –V _G 곡선은 P/E 사이클링의 초기 단계에서 관찰되며 I _D –V _G 지워진 상태의 곡선은 프로그램 상태에 비해 더 많은 기울기 저하를 나타냅니다. 추가 결정질 ZrO₂가 있는 FeFET의 경우 비록 I _D –V _G 지워진 상태의 곡선은 "웨이크업" 효과에 기인하는 P/E 사이클링의 초기 단계에서 명백한 양의 이동을 나타냅니다[13, 28,29,30,31,32]. I의 명백한 이동은 없습니다. _D –V _G 프로그램 상태의 곡선은 최대 1 × 10 ³ 까지 관찰됩니다. 주기. 또한 추가 결정질 ZrO₂가 있는 FeFET의 경우 시드 레이어, 나 _D –V _G 지워진 상태와 프로그램 상태 모두에서 곡선은 최대 1 × 10 ³ 까지 약간의 기울기 저하만 나타냅니다. 주기.

나의 진화 _D –V _G HZO 기반 FeFET의 곡선 a 및 b 없이 ZrO₂ 포함 P/E 순환이 있는 시드 레이어

이전 보고서[12, 28, 33]에 따르면 I _D –V _G 곡선은 게이트 스택에 갇힌 전하의 점진적인 축적에 기인하는 반면 I의 기울기 저하 _D –V _G 곡선은 인터페이스 트랩 생성의 결과입니다. 갇힌 전하는 전기적 수단으로 제거할 수 있지만 계면 트랩의 생성은 되돌릴 수 없으므로 계면 트랩 생성을 최소화하는 것은 내구성 특성을 향상시키는 데 매우 중요합니다[28]. P/E 순환에 의해 생성된 인터페이스 트랩(ΔN _그것 )는 식을 사용하여 설명할 수 있습니다. (1) [34, 35]:

여기서 ΔSS는 하위 임계값 스윙의 변화, k 볼츠만 상수, T 절대 온도, C _FI 는 게이트 스택의 총 커패시턴스이고 ∅ _F 는 페르미 포텐셜이다. ΔN _그것 추가 결정질 ZrO가 있거나 없는 HZO 기반 FeFET에 대한 P/E 주기의 함수₂ 시드 층은 그림 5에 나와 있습니다. 분명히, 추가 결정질 ZrO₂가 없는 FeFET의 경우 시드 레이어, ΔN _그것 P/E 사이클링의 초기 단계에서 분명히 증가하고 ΔN _그것 지워진 상태에서는 프로그램 상태에서보다 훨씬 큽니다. 그러나 ΔN _그것 추가 결정질 ZrO₂가 있는 FeFET의 경우 시드 레이어는 1 × 10 ³ 까지 거의 변하지 않습니다. 주기이며 추가 결정질 ZrO₂가 없는 FeFET의 경우보다 항상 작습니다. 종자층. 추가 ZrO₂를 삽입하기 때문에 시드층은 게이트 스택의 전계를 감소시켜 밴드 벤딩이 약해지고 인터페이스 트랩 생성이 완화됩니다[12, 14].

∆N의 진화 _그것 P/E 사이클링 사용

그림 6은 게이트 누설 전류 특성의 변화를 보여줍니다(I _G –V _G ZrO가 있거나 없는 HZO 기반 FeFET의 곡선)₂ P/E 사이클링이 있는 시드 레이어. 추가 결정질 ZrO₂가 없는 FeFET의 경우 시드 레이어에서 게이트 누설 전류는 P/E 사이클링의 초기 단계부터 급격히 증가합니다. 그러나 추가 결정질 ZrO₂가 있는 FeFET의 게이트 누설 전류 시드 레이어는 5 × 10 ² 까지 거의 변하지 않습니다. 주기이며 추가 결정질 ZrO₂가 없는 FeFET의 경우보다 항상 작습니다. 종자층. 게이트 누설 전류의 증가는 생성된 인터페이스 트랩과 관련이 있을 수 있다고 보고되었습니다[28]. 추가 결정질 ZrO₂가 있는 FeFET에 대한 사이클링으로 게이트 누설 전류 감소 시드 레이어는 인터페이스 트랩 생성의 억제에 기인합니다.

게이트 누설 전류 특성의 진화(I _G –V _G 곡선) HZO 기반 FeFET a 및 b 없이 ZrO₂ 포함 P/E 순환이 있는 시드 레이어

V _TH I에서 추출된 프로그램 및 지우기 상태에 대한 값 _D –V _G 추가 결정질 ZrO₂가 있거나 없는 HZO 기반 FeFET의 곡선 시드 층은 그림 7에 나와 있습니다. 추가 결정질 ZrO₂가 있는 HZO 기반 FeFET 시드 층은 추가 결정질 ZrO₂ 없이 항상 HZO 기반 FeFET보다 더 큰 MW를 나타냅니다. 종자층. 또한 추가 결정질 ZrO₂가 없는 HZO 기반 FeFET의 MW 시드 층은 P/E 사이클링의 초기 단계에서 분명히 감소하는 반면 추가 결정질 ZrO₂가 있는 HZO 기반 FeFET의 MW 시드 레이어는 최대 1 × 10 ³ 까지 약간 감소합니다. 주기. P/E 사이클링 수가 추가로 증가함에 따라 결정질 ZrO₂가 추가된 HZO 기반 FeFET 시드 층은 또한 I _D –V _G 향상된 인터페이스 트랩 생성으로 인해 곡선 및 MW. 그러나 추가 결정질 ZrO₂가 있는 HZO 기반 FeFET의 MW 시드 레이어는 여전히 0.9 V보다 1 × 10 ⁴ 까지 큽니다. 추가 결정질 ZrO₂가 없는 HZO 기반 FeFET의 것(0.4 V)보다 약 2.3배 더 큰 사이클 종자층. 앞서 논의한 바와 같이, 더 포화된 분극 상태를 얻기 위해 필요한 전기장의 감소는 아마도 향상된 내구성 특성에 대한 책임이 있을 것입니다.

V의 진화 _TH P/E 사이클링 사용