금속-절연체-금속(MIM) 커패시터는 RF, DRAM, 혼성신호 IC에서 핵심 부품으로, 소자 소형화에 따라 점점 더 높은 정전용량 밀도가 요구된다. 본 연구에서는 마이크로파 어닐링(MWA)을 이용해 Al₂O₃/ZrO₂/Al₂O₃(A/Z/A) MIM 커패시터의 유전 특성을 향상시켰다. 1400 W, 5분 MWA 처리로 ZrO₂의 유전율을 41.9로 높여 40% 개선시켰으며, 기판 온도를 400 °C 이하로 유지해 후공정(BEOL) 호환성을 확보했다. 누설 전류 밀도는 거의 변화가 없었다(증착 후 1.23×10⁻⁸ vs. 1400 W에서 1.36×10⁻⁸ A/cm²), 도전 메커니즘은 전계 보조 터널링(FAT)으로 확인되었다.
MIM 커패시터는 RF, DRAM, 아날로그/혼성신호 집적회로의 필수 소자다. 소자 피처 크기 축소에 따라 더 높은 정전용량 밀도가 요구된다(예: 2020 ITRS 노드 >10 fF/µm²). HfO₂, ZrO₂, Ta₂O₅, TiO₂ 등 고-κ 유전체가 광범위하게 연구되어 왔다. ZrO₂는 단사정계에서 κ 16–25, 밴드갭 5.8 eV를 가지며, 입방정계나 정방정계로 결정화 시 κ ≈ 37–47에 도달해 우수한 정전용량 밀도 경로를 제공한다. 마이크로파 어닐링은 실리콘에서 도펀트 활성화와 실리사이드 형성에 효과적이며, 기존 열처리보다 낮은 공정 온도를 제공한다. 최근 연구에서 MWA가 고유전 손실 소재를 선택적으로 가열해 MOS 커패시터의 등가 산화막 두께, 계면 상태 밀도, 누설 전류 밀도 등 핵심 파라미터를 개선함이 보고되었다. 여기서는 TaN/Al₂O₃/ZrO₂/Al₂O₃/TaN(TaN/A/Z/A/TaN) MIM 커패시터에 대한 MWA 효과를 조사한다. MWA는 ZrO₂ 유전율을 크게 높이고 누설 전류 밀도를 약간 증가시키며, 근본적인 도전 메커니즘을 상세히 탐구한다.
PECVD로 Si 위에 500 nm SiO₂를 성장시키고, 스퍼터링으로 20 nm TaN과 100 nm Ta를 증착했다. 웨이퍼를 ALD 챔버로 옮겨 250 °C에서 Al(CH₃)₃/H₂O와 [(CH₃)₂N]₄Zr/H₂O 전구체로 2 nm Al₂O₃ / 20 nm ZrO₂ / 2 nm Al₂O₃ 적층을 증착했다. ZrO₂ 하부에 초박막 Al₂O₃ 중간층을 삽입해 계면층 성장을 억제했다. MWA는 DSGI 팔각 챔버에서 5.8 GHz로 수행했다. 시료를 전계 균일 중심에 배치하고 Raytek XR 적외선 피로미터로 실시간 온도를 모니터링했다. 어닐링 파워를 700–1400 W 범위에서 5분 고정으로 변화시켰다. 마지막으로 반응성 스퍼터링, 리소그래피, RIE로 100 nm TaN 상부 전극을 패터닝했다. 박막 두께는 타원계(SOPRA GES 5E)로 측정하고 TEM으로 확인했다. 정전용량-전압(C-V) 특성은 Agilent 4294A 임피던스 분석기(50 mV AC)로, 전류-전압(I-V) 측정은 Agilent B1500 소자 분석기로 다크 박스에서 상부 전극에 바이어스를 가해 수행했다.
A/Z/A MIM 커패시터 구조와 MWA 챔버는 그림 1a, b에 나타냈다. 그림 1c는 1400 W, 5분 어닐링된 커패시터의 단면 TEM 이미지로, 완전히 결정화된 ZrO₂ 층과 잘 정의된 적층 구조를 보여준다. 그림 2a는 네 가지 어닐링 파워에 대한 정전용량 밀도 누적 확률 분포다. 50% 확률에서 정전용량 밀도는 0, 700, 1050, 1400 W에서 각각 7.34, 8.87, 8.96, 9.06 fF/µm²이다. 좁은 분포는 우수한 어닐링 균일성을 나타낸다. 인셋은 각 시료의 대표 C-V 곡선이다. Al₂O₃ 기여(κ≈8)를 제외하고 추출한 ZrO₂ 유전율은 0, 700, 1050, 1400 W에서 각각 28.3, 40.1, 41.0, 41.9이다. 1400 W에서 40% 증가는 높은 결정화도에 기인한다. XRD 분석(그림 2b 인셋)에서 ~30.7°에 정방정계 (111) 피크가 나타나 정방정계 상으로의 전이를 확인했으며, 이는 κ 값 최대 46.6을 내는 것으로 알려져 있다. BEOL 통합을 위한 공정 호환성이 중요하다. 온도 곡선(그림 3)에서 700, 1050, 1400 W의 피크 기판 온도는 각각 260, 350, 400 °C로, 400 °C BEOL 한계 이하다. 420 °C에서 10분 RTA(κ≈40 달성)와 비교해 MWA는 열 예산을 크게 낮추고 고손실 소재를 선택적으로 가열한다. 누설 특성(그림 4a)은 모든 시료에서 두 영역 거동을 보여 상이한 도전 메커니즘을 시사한다. ±4 V에서 누설 밀도는 증착 후 1.06×10⁻⁷에서 1400 W 1.92×10⁻⁵ A/cm²로 두 자릿수 증가했는데, 이는 결정립계 유도 누설 경로 때문이다. 그러나 실용적 2 V 동작점에서 누설 밀도는 낮게 유지된다(1.23×10⁻⁸ vs. 1.36×10⁻⁸ A/cm²). 파괴 전압은 MWA 후 9.8 V에서 ~9 V로 약간 감소했는데, 미세구조 변화가 원인일 수 있다. 도전 메커니즘은 고전계 J-E 데이터를 전계 보조 터널링(FAT) 모델로 피팅해 조사했다. 가우스와 키르히호프 법칙으로 ZrO₂ 층의 정확한 전계를 유도했다. ln(J/E_Z²) 대 1/E_Z의 선형 피팅(그림 5)은 고전계에서 FAT 우세를 확인시켰다. 추출된 트랩 장벽 높이(φ_t)는 바닥 주입 기준 증착 후 0.73 eV에서 1400 W 0.35 eV로 감소해, 결정립계 관련 얕은 트랩 도입을 시사한다. 저전계에서는 트랩 보조 터널링(TAT)이 주 메커니즘이다.
ALD로 제작된 Al₂O₃/ZrO₂/Al₂O₃ 나노적층 MIM 커패시터는 1400 W, 5분 MWA로 유전 특성이 크게 향상되었다. 정전용량 밀도는 9.06 fF/µm²(23.4% 증가)에 도달했고, ZrO₂ 유전율은 41.9로 약 40% 증가했다—정방정계 상으로의 고도 결정화 덕분이다. 공정은 기판 온도 400 °C 이하로 완전 BEOL 호환된다. 2 V에서 누설 전류는 거의 변하지 않으며, 고전계 주 도전 메커니즘은 FAT, 저전계 수송은 TAT를 따른다. MWA는 따라서 CMOS 통합에서 MIM 커패시터 성능을 향상시키는 유망한 저열예산 기술이다.
나노물질
초록 마찰전기 효과 기반 에너지 하베스팅 소자는 다른 나노발전기에 비해 높은 출력 성능으로 큰 주목을 받아 웨어러블 응용에 다양하게 활용되어 왔습니다. 작동 메커니즘에 기반해 마찰전기 성능은 주로 마찰전기 소재 표면 전하 밀도에 비례합니다. 표면 작용기 변형과 마찰전기 소재 유전체 조성 변형 등 다양한 접근법으로 표면 전하 밀도를 높여 마찰전기 성능을 개선해 왔습니다. 특히 마찰전기 소재 유전적 특성 조절은 표면 전하가 마찰전기 소재 유전율에 비례하므로 표면 전하 밀도를 크게 증가시킬 수 있습니다. 상대 유전율은 전자, 진동(원자)
초록 ZrO₂ 게이트 유전체를 사용한 고이동도 Ge nMOSFET을 시연하고, 오존(O₃) 처리, O₃ 후처리, 무처리 등 다양한 계면 특성을 가진 트랜지스터와 비교했습니다. O₃ 처리 시 EOT 0.83 nm의 ZrO₂ 유전체를 가진 Ge nMOSFET이 중간 반전 전하 밀도(Q_inv)에서 Si 범용 이동도보다 높은 682 cm²/Vs의 피크 유효 전자 이동도(μ_eff)를 얻었습니다. 반면 Al₂O₃ 계면 층을 가진 O₃ 후처리는 극적으로 향상된 μ_eff를 제공하여, 중간 Q_inv(5 × 10¹² cm⁻²)에서 Si 범용
