그래핀 상 저온 제어 성장 WSe₂를 이용한 고효율 p형 트랜지스터 구현

요약

2차원(2D) 소재의 나노전자공학 및 관련 응용은 반도체 단일층과의 치명적인 접촉 문제로 인해 발전에 제약을 받아왔다. 이 문제를 해결하기 위한 근본적인 과제는 낮은 쇼트키 장벽을 가진 p형 또는 양극성 트랜지스터를 선택적으로 제어하여 제작하는 것이다. 대부분의 p형 트랜지스터는 텅스텐 셀레나이드(WSe₂)로 시연되었으나 높은 성장 온도가 필요했다. 본 연구에서는 시딩 프로모터와 저압 CVD 공정을 활용하여 800°C의 낮은 성장 온도에서 순차적 WSe₂ 성장을 구현함으로써 조성 변동을 줄이고 높은 이종 계면 품질을 달성했다. 패턴화된 그래핀 가장자리에서의 순차적 WSe₂ 성장 거동을 논의하고, 최적화된 성장 조건으로 측면 스티칭된 WSe₂-그래핀의 고품질 계면을 투과전자현미경(TEM)으로 분석했다. 측면 스티칭된 WSe₂-그래핀의 소자 제작 및 전자적 성능을 제시한다.

서론

그래핀과 전이금속 디칼코게나이드(TMD) 같은 단일층 반데르발스 소재는 표면에 댕글링 본드 없이 원자 수준의 두께와 우수한 전자적 성능을 보여 무어의 법칙에서 채널 소재의 근본적 한계인 쇼트 채널 효과 및 스케일링 과제에 대한 잠재적 해결책을 제시한다[1, 2]. 지난 10년간 2D 소재의 나노전자공학 및 응용은 합성, 제작, 공정 과정에서 발생하는 결함으로 인한 상당한 페르미 레벨 고정 효과 때문에 반도체 TMD 단일층과의 치명적인 접촉 문제로 크게 저해되어 왔다[3-6]. 채널 소재의 상 공학(반도체 1H 상에서 도전성 1T 상으로)[7], 접촉 형상[8-11], 그래핀 버퍼층을 이용한 계면 공학[12, 13] 등 접촉 특성 개선을 위한 상당한 노력이 이루어졌다.

최근 인공적으로 패턴화된 그래핀 가장자리에서 화학기상증착으로 TMD를 직접 성장시켜 도전성 그래핀과 반도체 TMD를 통합함으로써 향상된 접촉과 새로운 특성을 구현하는 연구가 활발하다[14-21]. 서로 다른 2D 소재 간의 이종접합은 단일층 채널의 다기능성을 가능하게 하여 더 넓은 용량과 통합을 실현한다[22-27]. 측면 스티칭된 MoS₂-그래핀 이종접합에서 약한 터널링 장벽이 달성되어 2D 소재 기반의 완전한 논리 회로 세트를 위한 인버터와 부정논리곱(NAND) 게이트가 구현되었다[16, 17]. 다음 필수 목표는 확장 가능한 2D 소재로 상보성 금속산화막 반도체(CMOS) 인버터 및 기타 논리 회로의 기본 전자 소자를 구현하는 것이다. 그러나 낮은 쇼트키 장벽을 가진 p형 또는 양극성 트랜지스터의 선택적이고 제어 가능한 제작은 여전히 오랜 과제로 남아 있다[28]. 대부분의 p형 트랜지스터는 WSe₂로 시연되었으나 WO₃ 전구체의 높은 증발 온도 때문에 WSe₂ 성장에 고온이 필요했다[29-31]. 사전 패턴화된 2D 소재에서의 순차적 단일층 저온 합성은 주로 Mo 기반 TMD로 달성되어 왔다.

본 연구에서는 시딩 프로모터와 저압 CVD 공정을 활용하여 순차적 WSe₂ 성장의 성장 온도를 낮춤으로써 조성 변동을 줄이고 높은 이종 계면 품질을 확보했다[32, 33]. 패턴화된 그래핀 가장자리에서의 순차적 WSe₂ 성장 거동을 논의하고, 최적화된 조건으로 측면 스티칭된 WSe₂-그래핀의 고품질 계면을 달성하여 TEM으로 분석했다. 측면 스티칭된 WSe₂-그래핀의 소자 제작 및 전자적 성능을 제시한다.

실험 방법

WSe₂ 및 그래핀 합성

대면적 WSe₂ 박막을 사파이어 및 SiO₂/Si 기판에서 퍼니스 내에서 합성했다. 성장 전 기판을 아세톤, 아이소프로판올, 물로 각각 10분간 세척했다. 시딩 프로모터인 페릴렌-3,4,9,10-테트라카르복실산 테트라칼륨염(PTAS)을 기판 표면에 균일하게 코팅하여 단일층의 활성과 성장 속도를 향상시켰다. 고순도 고체 전구체인 WO₃(Alfa Aesar, 99.9995%)와 Se(Sigma-Aldrich, 99.5%)를 두 개의 세라믹 도가니에 넣고, 기판을 면이 위로 향하게 하여 WO₃ 분말 옆에 배치했다. WSe₂ 시료를 800~900°C에서 10분간, 승온 속도 30°C/min, N₂/H₂ 혼합 기체 흐름 1.2 Torr 조건에서 합성했다. 그래핀은 Cu 포일 위에서 1000°C, 10분, 승온 속도 30°C/min, CH₄/H₂ 혼합 기체 흐름 4 Torr 조건으로 합성했다. 패턴 그래핀은 전자빔 리소그래피와 산소 플라즈마 식각으로 제작했다.

소자 제작

그래핀-WSe₂ 소자는 시료 이송 없이 제작했다. 패턴화된 그래핀 층에 전극을 정의하기 위해 전자빔 리소그래피 공정을 수행했다. Pd 박막(40nm)을 전자빔 증착으로 증착한 후 아세톤에서 리프트오프 공정을 진행했다. 소자의 캡슐화층과 게이트 유전체는 원자층증착(ALD)으로 얇은 Al₂O₃ 박막(50nm)을 형성하여 제작했다. 게이트 전극용으로 유전체 층 위에 Pd 박막(40nm)을 증착했다. 전자적 성능 향상을 위해 소자를 ~120°C에서 ~12시간 동안 ~10⁻⁵ Torr 진공 환경에서 어닐링했다.

특성 분석

라만 분광과 광발광(PL)은 상용 공초점 라만 분광기(Micro Raman/PL/TR-PL Spectrometer, Ramaker, Protrustech)로 측정했다. 레이저 파장과 스팟 크기는 각각 532nm, 1~2μm다. PL용 저해상도(300 g/mm) 및 라만 신호용 고해상도(1800 g/mm) 그레이팅을 사용했다. TEM 시료는 표준 PMMA 전사 기술로 그래핀-WSe₂ 나노시트를 구멍이 있는 탄소 Cu 그리드에 올려 준비했다. TEM 이미지는 80kV 가속 전압(Cs-보정 STEM, JEOL, JEM-ARM200F)에서 촬영했다. 전기적 측정은 Agilent B1500a 반도체 소자 분석기로 수행했다.

결과 및 논의

그래핀과 WSe₂의 측면 이종접합 합성을 제어하기 위해 그래핀 가장자리에서의 단일층 TMD 순차 성장을 그림 1a에 보였다. 단일층 그래핀을 Cu 포일에서 성장시킨 후 표준 PMMA 보조 전사법으로 신선한 사파이어 기판에 전사했다. 일반적인 전자빔 리소그래피와 O₂ 플라즈마 식각 공정으로 단일층 WSe₂ 순차 성장 영역을 정의했다. PTAS를 시딩 프로모터로 사용하는 저압 CVD로 패턴화된 그래핀 가장자리에서 사파이어 기판 상 단일층 WSe₂ 직접 합성을 달성했다. 자세한 합성 정보는 '실험 방법' 섹션에 기술했다. 그림 1b에서 측면 스티칭된 그래핀-WSe₂의 G' 밴드 라만 매핑은 균일한 대비를 보여 순차적 CVD WSe₂ 성장 후 사전 패턴화된 그래핀의 손상이 적음을 확인했다. 그림 1c의 AFM 이미지는 단일층 이종접합의 매끄러운 표면 형태를 나타낸다. 그림 1d는 그림 1c의 레이블에 해당하는 E₂g 모드(WSe₂-파란색)와 G' 밴드(그래핀-초록색)의 라만 스펙트럼으로 기존 연구와 일치한다[34]. 이종접합의 균일성을 보이기 위해 패턴화된 그래핀-WSe₂의 라만 매핑을 그림 1e, f에 보였다. 매핑 이미지에서 라만 강도의 균일한 대비가 명확히 관찰되어 사전 패턴화된 그래핀 가장자리에서 고품질 단일층 WSe₂의 이종 성장이 제어 가능함을 시사한다.

패턴화된 그래핀에서의 제어된 WSe₂ 성장. a 측면 스티칭 WSe₂-그래핀 합성 개략도. b 그래핀 G' 밴드 라만 매핑, c WSe₂-그래핀 패턴 성장 AFM 이미지. d c의 E₂g 모드(WSe₂-파란색)와 G' 밴드(그래핀-초록색) 라만 스펙트럼. 단일층 이종접합에서 e WSe₂ E₂g 모드, f 그래핀 G' 밴드 라만 매핑

스티칭된 그래핀-TMD의 성장 거동을 명확히 하기 위해 PTAS 시딩 프로모터 유무에 따라 패턴화된 그래핀에서 WSe₂ 합성을 수행했다. 그림 2a, b는 PTAS 없이 다른 온도에서 WSe₂ 성장을 보여준다. 850°C 이상에서 그래핀 가장자리에서 WSe₂ 순차 성장이 나타난다. WO₃ 고체 전구체의 기체 반응물이 줄어들어 WSe₂ 성장에 고온이 필요함은 선행 연구에서 설명되었다[29-31]. 성장된 WSe₂의 거시적으로 매끄러운 경계는 무작위 분포된 작은 결정립 크기를 암시한다. 반면 그림 2c, d는 PTAS 시딩 프로모터 사용 시 다른 온도에서의 순차적 WSe₂ 성장을 보여준다. PTAS 프로모터는 그래핀 가장자리에서 더 큰 결정립 크기로 이상적인 순차적 WSe₂ 성장의 성장 온도를 크게 낮추는데, 이는 TMD-TMD 이종접합에서의 성장 거동과 유사하다[22]. 800°C에서 순차적 WSe₂ 성장 후 G' 밴드(그래핀) 라만 매핑에서 균일한 대비와 더 높은 강도가 관찰되어 저온 성장으로 인한 그래핀 손상 감소를 나타낸다. 온도 증가 시 연속적인 WSe₂ 박막이 패턴 영역을 채우며 패턴화된 그래핀 가장자리와 이상적인 접촉을 형성한다(그림 2d). 그래핀 가장자리에 스티칭된 단일층 WSe₂의 명확한 삼각형 형태와 더 큰 결정립 크기(그림 2c)는 더 나은 순차적 WSe₂ 성장 품질을 시사한다. 시딩 프로모터와 온도의 최적화된 성장 조건으로 LPCVD 시스템에서 확장 가능하고 고품질의 단일층 WSe₂가 실현됨은 부가 정보(추가 파일 1: Figure S1)에 제시했다. 주목할 점은 패턴화된 그래핀 가장자리에서의 순차적 TMD 합성이 다른 TMD와 그래핀의 이종접합에서도 보편적으로 관찰됨은 부가 정보(추가 파일 1: Figure S2)에 보였다.

시딩 프로모터 유무에 따른 온도 의존적 WSe₂ 성장: a, b 프로모터 없이, c, d PTAS 시딩 프로모터 사용 시 다른 온도에서 합성된 시료의 A₁g 모드(WSe₂)와 G' 밴드(그래핀) 광학 이미지 및 라만 매핑 이미지

WSe₂-그래핀 이종접합을 추가로 조사하기 위해 고해상도 투과전자현미경(HRTEM) 측정을 수행했다. 그림 3a에서 선택 영역 TEM 이미지는 검은색 점선(그래핀 끝)과 녹색 점선(TMD 끝) 사이의 겹침 영역이 사전 패턴화된 그래핀과 순차 성장된 WSe₂ 단일층으로 구성됨을 보여준다. 겹침 영역 폭은 약 500nm다. 에너지 전자빔에 의한 그래핀의 불가피한 왜곡으로 예상대로 그래핀 격자의 비정질 같은 TEM 이미지가 관찰된다. 그림 3c, d는 이종접합에서의 순차적 TMD 성장에 대한 이해를 돕기 위한 계산 및 실험적 HRTEM 이미지 관찰을 제시한다. 육방 격자와 그래핀(~2.5Å) 및 WSe₂(~3.3Å)의 단위격자 관찰은 그래핀(2.46Å)과 WSe₂(3.28Å)의 벌크 격자 매개변수와 일치한다. TEM 특성 분석은 순차적 WSe₂ 성장이 사전 패턴화된 그래핀 가장자리에서 시작됨을 나타내는데, 그래핀 가장자리의 높은 결함 밀도가 더 많은 핵생성 위치로 수직 섬 성장을 촉진하기 때문이다. 그래핀과 TMD 격자 간의 20% 이상의 큰 격자 부정합이 높은 결함 밀도의 무질서한 계면과 이종접합에서의 수직 및 측면 결합 TMD 성장을 초래할 수 있다. 또한 그림 3d의 인셋은 겹침 영역과 그래핀 영역의 실공간 원자 이미지에 대한 고속 푸리에 변환(FFT)에 의한 해당 회절도다. 그래핀 영역(왼쪽)에서는 한 세트의 회절 무늬만 관찰되는 반면, 겹침 영역(오른쪽)에서는 0.35°의 비틀림 각도로 회전된 두 세트의 회절 무늬가 관찰된다. 그래핀과 WSe₂ 격자 간의 매우 감소된 비틀림 각도는 순차적 WSe₂ 성장이 그래핀 가장자리에서 코히어런트 적층을 선호함을 의미한다.

측면 스티칭 그래핀-WSe₂ 이종접합의 TEM 특성 분석. a 저배율 이미지, b 개략도, c 시뮬레이션, d 관측된 그래핀-WSe₂ 이종접합 HRTEM 이미지. 오른쪽 인셋은 그래핀 위에 적층된 WSe₂ 겹침 영역의 FFT 이미지, 왼쪽 인셋은 그래핀의 FFT 이미지. 단일층 이종접합에서 e WSe₂ E₂g 모드, f 그래핀 G' 밴드 라만 매핑

패턴화된 그래핀 가장자리에 스티칭된 WSe₂의 전계 효과 특성을 시연하기 위해 시료 이송 없이 소자를 제작했다. 절연체 상 전자빔 리소그래피를 위한 표면 기능성 기반 맞춤 제작 공정을 개발했다. 패턴화된 그래핀에 금속 전극(Pd 40nm)을 연결하고 Al₂O₃(50nm)을 게이트 유전체로 증착하여 스티칭된 그래핀-WSe₂ 소자의 전자 수송 성능을 연구했다. 그림 4a, b는 탑게이트 이종접합 소자의 개략도와 제작된 소자의 광학 이미지다. 2단자 전자 수송 측정은 상용 프로브 스테이션(Lake Shore Cryotronics PS-100 with Agilent B1500a)으로 진공 상태에서 실온에서 수행했다. 소자의 전달 곡선은 온/오프 비율(~10⁴)과 약 수백 nA의 높은 온전류로 p형 수송 거동을 보인다(그림 4c). 선형 영역에서 소자의 전계 효과 이동도는 V_d = 2V에서 약 0.07 cm²/Vs로 다음 식을 사용하여 평가했다:

$$ \mu =\frac{1}{C_{\mathrm{ox}}}\frac{L}{W}\frac{\partial {I}_{\mathrm{D}}}{\partial {V}_{\mathrm{G}}}\frac{1}{V_{\mathrm{D}}} $$ (1)

여기서 C_ox = ε₀ε_r/d는 산화막 정전용량이고, L(9μm)과 W(24μm)는 각각 채널 길이와 너비다. 또한 다양한 게이트 전압에서의 소자 출력 곡선을 그림 4d에 보였다. 선형 I-V 곡선은 그래핀 층과 WSe₂ 층 사이의 좋은 접촉을 확인시켜준다. 향상된 접촉 특성으로 인해 스티칭된 TMD-그래핀 단일층 이종접합의 향상된 전자적 성능이 달성되었으며, 이는 인공적으로 패턴화된 그래핀 가장자리에서의 순차적 TMD 성장이 2D 나노전자공학으로 향한 중요한 진전임을 시사한다.

스티칭된 그래핀 접점을 가진 WSe₂의 전자적 성능. a 개략도, b 광학 이미지, c 전달 곡선, d 스티칭된 그래핀-WSe₂ 탑게이트 단일층 이종접합 소자의 출력 곡선

결론

프로모터 보조 LPCVD를 사용하여 사파이어에서 패턴화된 그래핀 가장자리에서의 순차적 WSe₂ 성장을 달성했다. PTAS 프로모터는 그래핀 가장자리에서 더 큰 결정립 크기로 이상적인 순차적 WSe₂ 성장의 성장 온도를 크게 낮춘다.

TEM 특성 분석은 순차적 WSe₂ 성장이 사전 패턴화된 그래핀 가장자리에서 시작됨을 나타낸다. 그래핀과 WSe₂ 격자 간의 매우 감소된 비틀림 각도는 순차적 WSe₂ 성장이 그래핀 가장자리에서 코히어런트 적층을 선호함을 의미한다. 향상된 접촉 특성으로 인해 스티칭된 TMD-그래핀 단일층 이종접합의 향상된 전자적 성능이 달성되었다.

데이터 및 재료 가용성

본 연구에서 생성되거나 분석된 모든 데이터는 이 게재된 논문과 보충 정보 파일에 포함되어 있다.

약어

2D:

이차원

AES:

오제 전자 분광법

EIS:

전기화학적 임피던스 분광법

SEM:

주사전자현미경

TEM:

투과전자현미경

TMD:

전이금속 디칼코게나이드

XPS:

X선 광전자 분광법

XRD:

X선 회절