Hf₁₋ₓZrₓO₂ 게이트를 가진 초저전압 2D MoS₂ 강유전체 메모리 트랜지스터로 CMOS 호환성 확보

요약

강유전체 전계효과 트랜지스터(FeFET)는 유망한 동작 속도와 내구성으로 인해 흥미로운 비휘발성 메모리 기술로 부상했다. 그러나 분극 반전에 판독보다 높은 전압이 필요하여 셀 쓰기의 전력 소모를 저해한다. 여기서는 낮은 동작 전압으로 CMOS 호환 FeFET 셀을 보고한다. 강유전체 Hf_1-xZr_xO₂(HZO) 박막을 엔지니어링하여 음의 정전용량(NC) 게이트 유전체를 형성함으로써 몇 층 이황화 몰리브덴(MoS₂) FeFET에서 분극 영역의 반시계 방향 히스테리시스 루프를 생성한다. 불안정한 음의 커패시터는 본질적으로 서브서모이온 스윙 비율을 지원하여 동작 전압의 절반 훨씬 미만인 히스테리시스 창으로 강유전체 분극 전환을 가능하게 한다. FeFET는 10⁷ 이상의 높은 온/오프 전류비와 최소 프로그램(P)/지우기(E) 전압 3V에서 0.1V의 반시계 방향 메모리 창(MW)을 보인다. 견고한 내구성(10³ 사이클)과 유지 특성(10⁴초)도 입증되었다. 우리 결과는 HZO/MoS₂ 강유전체 메모리 트랜지스터가 크기와 전압 확장 가능한 비휘발성 메모리 응용에서 새로운 기회를 달성할 수 있음을 보여준다.

배경

칩 내 시스템(SoC) 임베디드 메모리 시장은 현재 엄청난 성장의 시대에 있으며, 이는 메모리가 더 빠른 동작, 더 작은 셀 크기, 더 적은 전력 소비를 달성할 수 있어야 함을 요구한다[1-6]. 2011년 강유전체 하프늄 산화물 발견[7]으로 인해 강유전체 메모리가 가장 유망한 후보 중 하나로 재조명되고 있다.

지난 수십 년간 FeFET는 메모리 동작을 위한 저전압 요구사항, 공정 단계의 단순성, 최소한의 상보성 금속산화막 반도체(CMOS) 통합 공정, 제한된 오염 우려 등 모든 측면에서 우수한 성능을 보이지 못했다[8-11]. 이를 해결하기 위해 최근 2D FeFET 비휘발성 메모리(NVM)에 대한 엄청난 조사가 PZT, P(VDF-TrFE) 폴리머[12-18] 등 다양한 강유전체 소재를 기반으로 수행되었는데, 이는 '무어 이상 시대'에서 2D 소재의 유망한 특성 때문이다. FeFET에서 트랜지스터 게이트 스택에 통합된 강유전체 소재의 두 안정한 자발 분극 상태는 적용된 축소된 P/E 게이트 전압에 의해 가능해진 제어 가능한 임계 전압을 통해 데이터 저장에 활용된다. PZT/MoS₂ FeFET에서 재현 가능한 히스테리시스 거동, 10⁴의 높은 온/오프 비율, 10⁴초까지의 좋은 유지 특성, 안정적인 스위칭 동작이 달성되었음이 보고되었다[19]. 주목할 점은 n형 P(VDF-TrFE) 폴리머/MoS₂ FeFET에서 최대 625cm²/V·s 이동도, ±26V 게이트 전압 범위에서 16V의 큰 MW, 8×10⁵의 높은 온/오프 비율도 입증되었다[15]. 그러나 CMOS 호환성, 스케일링 능력, 강유전체와 2D 소재 간 계면 상태 등 실용적 응용을 방해할 수 있는 많은 근본적 문제가 있다. 강유전체 하프늄 산화물은 우수한 CMOS 호환성과 스케일링 능력을 가진 새로운 강유전체 소재로, 향후 5-10년 내 서브-5nm 기술 노드에서 고급 FeFET NVM에 기여할 수 있다[20]. 따라서 HfO₂ 기반 유전체 스택이 2D FeFET에 다수 통합되어 음의 정전용량 전계효과 트랜지스터(NCFET)를 목표로 서브-60mV/데케이드 기울기와 히스테리시스 없는 특성으로 가파른 ON/OFF 스위칭을 달성하고자 했다[21-26]. 교대 2D 채널 소재를 가진 NC 유전체 스택 기반의 대규모 실험이 환상적인 결론을 도출했으나, NCFET와 FeFET 구분의 필요성을 강조했다. MoS₂와 강유전체 HZO 기반 단일 트랜지스터 강유전체 메모리의 물리학과 소자 기술 실행 가능성에 대한 체계적 조사가 여전히 부족하다.

본 연구에서는 몇 층 HZO MoS₂ 트랜지스터 FeFET를 제안했다. 이는 게이트 스택 엔지니어링에 의한 NC 효과로 축소된 P/E 전압 하에서 P/E 전압 스케일링이 가능하다. 반시계 방향 MW 0.1V와 서브-60mV/데케이드 기울기가 HZO MoS₂ FeFET에서 달성되었음을 실험적으로 입증했는데, 이는 강유전체 쌍극자의 빠른 반전에 의한 2D 채널의 국소 캐리어 밀도 변조에 기인할 수 있다. 드레인 전압 증가에 따른 HZO/MoS₂ FeFET 히스테리시스 감소를 음의 드레인 유도 장벽 낮춤(DIBL) 효과로 해석했다. 또한 HZO MoS₂ FeFET의 유지, 내구성 특성, 드레인 전압에 대한 임계 전압 의존성을 체계적으로 연구하여 HZO MoS₂ FeFET NVM 설계와 실용적 응용을 위한 실행 가능한 경로를 열었다.

방법

6nm Hf_1-xZr_xO₂ 박막과 2nm Al₂O₃를 p⁺형 Si 기판에 ALD로 300°C에서 증착했다. Hf 전구체로 [(CH₃)₂N]₄Hf(TDMAHf), Zr 전구체로 [(CH₃)₂N]₄Zr(TDMAZr), 산화제 전구체로 H₂O 증기를 사용했다. 이후 기판을 N₂ 분위기에서 450°C로 30초 급속 열 어닐링(RTA)했다. 그 후 몇 층 MoS₂ 플레이크를 기계적 박리법으로 박리하여 기판에 전사했다. HZO(6nm)/Al₂O₃(2nm) 증착에 사용된 p⁺형 Si 기판 직경은 6인치다. 폴리(메틸 메타크릴레이트)(PMMA) A5 레지스트에서 접점 패드를 패터닝하기 위해 전자빔 리소그래피(EBL)를 사용했다. 스핀 파라미터, 베이킹 파라미터, 이미징 파라미터는 각각 500rpm(9초)+4000rpm(40초), 170°C(5분), MIBK:IPA=1:3(15초)이다. 이후 소스/드레인 전극(Ti/Au, 5/65nm 두께)을 전자빔 증착(EBE) 시스템으로 증착하고 아세톤 용액으로 식각했다. 리프트오프 후 소자를 300°C에서 2시간 어닐링하여 접촉을 향상시켰다. 프로브 스테이션과 마이크로매니퓰레이터로 제작된 MoS₂/HZO 전계효과 트랜지스터의 전기적 특성 분석을 수행했다. 백게이트 전압(V_GS)을 p형 고도핑 Si 기판에 인가했다. 반도체 특성 분석 시스템(PDA)을 사용하여 소스-드레인 전압(V_DS), 백게이트 전압(V_GS), 소스-드레인 전류(I_DS)를 측정했다.

결과 및 논의

벌크 결정의 기계적 박리법으로 몇 층 MoS₂를 제조하고 2nm Al₂O₃/6nm HZO/p⁺형 Si 기판에 MoS₂ 나노플레이크를 전사했다(자세한 내용은 '실험' 섹션 참조). 그림 1a, b는 HZO/MoS₂ FeFET 구조의 3D 개략도와 단면도다. 그림 1c는 HZO/MoS₂ FeFET의 탑뷰 주사전자현미경(SEM) 이미지다. MoS₂ 채널 폭과 길이는 각각 2μm, 12μm다. 그림 1d와 같이 MoS₂ 채널 두께를 원자간력현미경(AFM)으로 확인했다. 측정된 1.57nm 두께는 4층 MoS₂ 존재를 나타낸다[26].

MoS₂/HZO FeFET 소자 구조 및 기본 특성. a MoS₂/HZO FeFET 3D 개략도. b MoS₂/HZO FeFET 단면 개략도. c Ti/Au 소스/드레인 전극, HZO 강유전체 게이트 절연체, MoS₂ 채널을 가진 제작된 MoS₂/HZO FeFET 탑뷰 SEM 이미지. d c의 빨간 선을 따른 접촉 모드 AFM 높이 프로파일로 MoS₂ 채널 높이 검증

그림 S1c, d와 같이 HZO의 원소 및 결합 조성을 X선 광전자 분광법(XPS) 측정으로 조사했다. 피크는 19.05eV, 17.6eV, 185.5eV, 183.2eV에서 발견되며 각각 Hf 4f_5/2, Hf 4f_7/2, Zr 3d_3/2, Zr 3d_5/2에 해당한다[27]. 그림 S1e의 깊이 프로파일 원자 농도는 Al₂O₃/HZO/p⁺형 Si 삼층 구조 분포를 추가로 확인한다. 이 모든 것이 우리 ALD 시스템으로 성장한 HZO 박막이 고결정성임을 확인한다.

HZO/MoS₂ FeFET 특성 분석 전, Au/2nm Al₂O₃/6nm HZO/p⁺형 Si 게이트 스택의 분극-전압 측정을 이용한 강유전체 거동을 그림 2a에 보였다. 분명히 제작된 6nm HZO/2nm Al₂O₃ 커패시터는 분극-전압 히스테리시스 루프를 보인다(1kHz에서 측정). 한편 잔류 분극 P_r와 보자력 전압 V_c는 최대 스위핑 전압 증가에 따라 증가하여 P-V 히스테리시스 루프가 마이너 루프에서 메이저 루프로 변환됨을 암시한다. 최대 스위핑 전압이 2V에서 4V로 증가함에 따라 P_r은 각각 0.66, 0.86, 1.1μC/cm²에 도달하고 V_c는 각각 1.12V, 1.9V, 2.04V에 도달한다. 10⁵ 지속적인 DC 스위핑 사이클 내 추출된 P_r와 V_c 의존성을 그림 2b, c에 보였다. 분명히 6nm HZO/2nm Al₂O₃ 커패시터에서 10⁵ 사이클 내 유의미한 웨이크업과 피로 효과가 관찰된다. 웨이크업과 피로는 전기장 하에서 산소 공공의 확산과 재분배에 기인할 수 있다. 피로 효과는 일반적으로 산소 공공과 관련된 결함 부위에서의 전하 포획과 연관된다[28]. P_R 위상의 히스테리시스 거동과 P_R 진폭의 나비 모양 루프가 압전 반응 힘 현미경(PFM)으로 그림 S1b, c에 표시되어 스위핑 바이어스 전압 함수로서 분극 스위칭을 나타낸다. 분극-전압 측정과 압전 반응-전압 측정 간 다른 접촉 저항을 고려할 때 그림 S1b, c의 측정된 V_c는 그림 2a의 값과 완전히 일치하지 않는다.

a 다른 전압 스위핑 범위에 대한 HZO(6nm)/Al₂O₃(2nm) 커패시터의 P-V 히스테리시스 루프. (b) P_r과 c V_c의 사이클링 의존성(±4V/1kHz 사이클링)

또한 게이트 전압 스위핑 범위(V_GS,range) 증가에 따라 MW 증가가 관찰된다. 보통 다결정 HZO 박막은 다중 도메인 상태로 존재하며[29], 이 도메인의 보자력 분포는 가우시안 분포를 만족한다. 따라서 증가된 V_GS,range에 대한 의존성 증가가 있어야 한다. 보자력 E_C는 잔류 분극을 0으로 줄일 수 있는 외부 전기장 값에 해당한다. 따라서 HZO 박막에서 분극을 스위칭하는 데 사용되는 V_GS,range는 더 높은 관련 보자력 전압 V_C와 함께 커진다. 이것이 HZO 박막의 분극-전압 루프가 더 큰 V_GS,range로 확장되는 이유이며 그림 2a에서 입증되었다. 즉, 증가된 V_GS,range로 향상된 분극 강도와 강유전체 스위칭이 발생하여 앞서 언급한 확장된 반시계 방향 MW 현상을 초래한다. V_GS,range = (-2, 2V)에서 MW는 거의 사라지고 거의 히스테리시스 없는 특성이 나타나며, 이는 강유전체 스위칭 효과와 전하 포획/탈포획 효과 간의 거의 완전한 보상을 의미한다.

강유전체 스위칭 효과를 추가 조사하기 위해 V_GS,range를 (-6, 6V)와 (-6.5, 6.5V)로 지속적으로 증가시켰다. V_GS,range = (-6, 6V)와 (-6.5, 6.5V)에서 HZO MoS₂ FeFET의 측정된 I_DS-V_GS 곡선을 그림 3a에 보였다. 유사하게 반시계 방향 메모리 창은 확장된 V_GS,range로 증가한다. V_GS,range = (-6.5, 6.5V)에서 반시계 방향 MW는 4V 이상이고 온/오프 비율도 10⁷로 증가하는데, 이는 더 큰 외부 인가 전압 하에서 향상된 분극 스위칭 때문이다. 일반적으로 I_DS-V_GS 곡선에서 V_GS 양방향 스위핑 동안 나타나는 히스테리시스 거동의 근본 메커니즘은 임계 전압 이동이며, 이는 분극 스위칭의 주요 효과, 즉 NC 효과[30-32]로 수정될 수 있어 반시계 방향 히스테리시스를 초래한다. 축소된 V_GS,range 하에서 향상된 서브임계 특성에 대한 추가 연구를 다른 소자에서 수행했다. V_GS,range = (-3, 3V)에서 다른 소자의 측정된 I_DS-V_GS와 추출된 점 SS-I_DS 곡선을 그림 3b에 도시했다. V_GS,range = (-3, 3V)에서 HZO/MoS₂ FeFET가 SS_For = 51.2mV/데케이드와 SS_Rev = 66.5mV/데케이드를 각각 나타냄이 입증되었다. 즉, 실온에서 HZO/MoS₂ FeFET에서 서브-60mV/데케이드 SS와 0.48V MW를 동시에 달성할 수 있으며, 이는 NCFET와 FeFET 구분의 힌트가 될 것이다.

드레인 전압(V_DS) 0.5V에서 HZO/MoS₂ FeFET의 직류(DC) 테스트. a 백게이트 전압 최댓값 6V와 6.5V 간의 전달 곡선 비교. b V_GS,range = (-3, 3V)에서 0~ -2V 구간 전달 곡선 확대. 점 서브임계 기울기(SS)를 드레인 전류(I_DS) 함수로 나타낸 것(b 인셋). 소자는 SS_For = 51.2mV/데케이드 나타냄

알려진 바와 같이 NCFET에서 강유전체 박막에 의해 유도된 음의 게이트 유전체 정전용량(C_ins) 통합으로 실온에서 SS가 60mV/데케이드보다 작아질 수 있다. 이는 분극-전기장 곡선의 음의 기울기 구간 dP/dE < 0을 통해 얻어지며 게이트 스택 팩터(m) < 1에 기여한다. NC 효과[33]의 근본 메커니즘은 강유전체 박막에 의해 생성된 탈분극 장[34-38]이다. 강유전체 박막 계면에서 불완전한 스크리닝으로 인해[39] 잔류 분극 전하가 외부 인가 전압과 반대 방향의 내부 전기장을 강유전체 박막 전체에 생성할 수 있으며, 이는 게이트 스택 전체 전압 재분배와 증폭된 채널 표면 전위를 초래하여 '전압 증폭 효과'[40-42]라 명명된다. 전압 증폭은 일반적으로 채널 표면 전위의 가속된 변화와 후속 부스트된 값 두 부분으로 나눌 수 있으며, 각각 가파른 ON/OFF 스위칭과 향상된 I_ON/I_OFF를 제공한다. 그러나 FeFET에는 또 다른 이야기가 있다. 강유전체 정전용량(C_FE)과 금속산화막 반도체 정전용량(C_MOS) 간의 정전용량 매칭 개념[43-45]에 따르면, |C_FE| > C_MOS일 때 이론적 총 정전용량(C_total)은 양수이고 시스템은 안정적이며, V_GS 양방향 스위핑 동안 동일한 분극 거동과 안정적인 히스테리시스 없는 NCFET가 결과로 나타난다. 그러나 좋은 매칭으로 향상된 SS와 트랜스컨덕턴스 달성은 매우 까다로운데, C_MOS와 C_FE 모두 매우 비선형적이고 바이어스 의존적인 커패시터이기 때문이다. 또한 |C_FE| > C_MOS는 히스테리시스를 피하기 위해 모든 동작 전압 범위에서 보장되어야 한다. 대신 |C_FE| < C_MOS가 되면 이론적 C_total은 음수가 되고 시스템은 불안정해지며, V_GS 양방향 스위칭 동안 분리된 분극 거동이 발생하여 C_total을 양수로 유지해야 하는데, 이는 NVM 응용을 위한 FeFET에서 반시계 방향 히스테리시스를 생성할 수 있다. 여기서는 히스테리시스 거동이 분리된 분극 스위칭의 후속 효과임을 언급하며, 이는 히스테리시스 창 폭이 정전용량 매칭 개념에 기반하여 쉽게 수정될 수 있음을 의미한다. 예를 들어 V_DS 변동으로 조작될 수 있다. 적절한 정전용량 매칭으로 훨씬 축소된 V_GS,range = (-3, 3V)에서도 HZO/MoS₂ FeFET는 명백한 히스테리시스 창을 보이며 동시에 가파른 스위칭 SS_For = 51.2mV/데케이드를 나타내는데, 이는 서브임계 영역에서도 NC 효과(강유전체 분극 효과)가 존재함을 추가로 시사한다. NCFET와 FeFET는 다르지만 FeFET도 비교적 작은 MW로 로직 소자로 채택될 수 있으며, NC 효과로 인해 깊은 서브-60mV/데케이드 SS와 더 높은 I_ON/I_OFF 비율도 유지할 수 있다.

V_DS가 MW 폭에 미치는 영향을 면밀히 조사했다. 다른 V_DS 하에서 로그 스케일의 I_DS-V_GS 곡선을 그림 S3에 특성화했다. 고정된 V_GS,range = (-2, 2V)에서 I_DS = 70nA에서 추출된 V_GS 값이 V_GS 양방향 스위핑 모두 음 방향으로 이동함이 나타난다. 동시에 순방향 스위핑의 변동이 역방향 스위핑보다 훨씬 더 명백함이 입증되어 유의미한 음의 DIBL 현상을 나타낸다. 음의 DIBL 효과는 항상 NC 효과와 함께 발생함에 유의해야 한다[46, 47].

위 HZO/MoS₂ FeFET 직류(DC) 테스트 후, 10ms 폭의 다양한 P/E V_GS 펄스에 대한 측정된 MW를 그림 4a에 보였다. MW는 P/E V_GS 펄스 후 최대 변화 ΔV_TH로 정의된다. 펄스 V_GS 인가 동안 다른 단자는 V_S = V_D = 0V로 고정되었다. 판독(R) 동작에서 V_GS는 -1V~1V 범위, V_D = 0.5V, V_S = 0V였다. 그림 4a와 같이 추출된 MW는 P/E V_GS 펄스 증가에 따라 커진다. 부과된 P/E V_GS 펄스가 ±3V일 때 추출된 MW는 0.1V다. 부과된 P/E V_GS 펄스가 ±5.5V일 때 추출된 MW는 0.275V다. 그림 3a, b의 반시계 방향 MW 4V와 0.48V와 비교하면 P/E V_GS 펄스 후 추출된 MW가 크게 감소했다. 이는 공기 중 높은 습도로 인한 높은 밀도의 포획 상태 때문일 수 있다[48]. 따라서 전하 포획/탈포획 메커니즘이 강화되고 반시계 방향 히스테리시스 루프가 결국 감소한다. 또한 ±5.5V 높이의 P/E 펄스 하에서 HZO/MoS₂ FeFET의 사이클링 내구성과 데이터 유지를 그림 4b에 연구했다. 프로그램 V_GS 펄스는 V_S = V_D = 0V로 10ms 폭이었다. 그림 4b는 내구성 사이클 함수로서 측정된 MW를 보여준다. 내구성 사이클은 백게이트 전압의 주기적 P/R/E/R 펄스로 형성된다. 백게이트에 인가된 P, E, R 높이 전압은 각각 +5.5V, -5.5V, 0V였다. P와 E 펄스 폭은 10ms였다. 분명히 0.3V MW가 10³ P/E 사이클 후 유의미한 저하 없이 유지될 수 있다. 내구성 사이클 수 증가에 따라 MW는 10사이클 후 0.38V로 확대되었다가 600사이클 후 0.28V로 다시 감소한다. 최초의 MW 확대는 웨이크업 효과라 불리고 나중의 MW 수축은 피로 효과라 불린다. 웨이크업 효과는 도메인 벽 디핀닝에 대응하여 HZO 박막의 스위칭 가능한 분극 도메인 증가를 이끈다[49]. 피로 효과는 수많은 P/E 사이클 후 새로 주입된 전하가 도메인 벽을 핀닝하는 것에 대응한다[50]. 실온에서 데이터 유지는 그림 4c에 보인다. 여기서는 10⁴초 후 MW 저하가 무시할 만하다. 따라서 점선 외삽선에 의해 약 0.3V MW가 10년 이상 지속 가능할 것으로 예상된다. 그림 4d와 같이 ±3V 높이의 P/E 펄스 하에서 10³ 사이클 후 소자가 안정적임이 제시되었다. HZO/MoS₂ FeFET의 안정성은 비휘발성 메모리 기술 응용에 큰 전망을 보여준다.

P/E 펄스 하에서 HZO/MoS₂ FeFET 메모리 성능. a ±3V, ±4V, ±5V, ±5.5V, ±6V 높이 P/E 펄스 하 추출된 MW들. b P/E 펄스 조건 하 내구성 측정. c HZO/MoS₂ FeFET 유지 특성. d ±3V 높이 P/E 펄스 하 10³ 사이클 내구성

MoS₂와 강유전체 게이트 유전체를 결합한 FeFET 기반 소자의 성능 지표 비교를 표 1에 제공했다. 여기서는 소자 구조, 잔류 분극, 보자력, 히스테리시스 루프 방향, MW, 동작 전압, 내구성 사이클, 유지 시간이 나열되어 있다. 우리가 제작한 소자가 다른 작업[12-18]에 비해 6nm HZO로 가장 얇은 강유전체 층과 가장 낮은 동작 전압을 보임이 명백한데, 이는 후단 공정(BEOL) 메모리의 미래 2nm 또는 3nm 공정 노드에 중요하다. 강유전체 층 두께 스케일링으로 ±3V 낮은 동작 전압 하에서 약 0.1V MW가 달성되었다. 이러한 낮은 동작 전압은 P(VDF-TrFE)나 HfO₂ 같은 대응물에 비해 훨씬 더 높은 두께를 가진 HZO 층의 고유 특성에 기인할 수 있다. 게다가 우리 소자는 다른 보고된 FeFET들에 비해 낮은 잔류 분극 P_r 1.1μC/cm²을 가진다. FeFET에서 빠른 유지 손실은 Al₂O₃ 층 존재로 인한 불완전한 전하 보상으로부터 오는 탈분극 장 E_dep 존재 때문이다. 여기서는 E_dep가 잔류 분극 P_r에 정비례한다[51]. 따라서 높은 E_c와 낮은 P_r은 MoS₂/HZO FeFET에서 E_dep/E_c 비율을 매우 작게 만들어 탈분극 장 효과와 관련된 유지 손실을 매우 작게 만든다. HZO와 P(VDF-TrFE) 기반 MoS₂ FeFET 유지 성능이 모두 10⁴초 정도이나 P(VDF-TrFE) 박막은 150nm 필요[17].

결론

결론적으로 HZO 백게이트 유전체를 사용한 몇 층 MoS₂ 기반 강유전체 메모리 트랜지스터 소자를 조사했다. 제작된 소자는 강유전체 분극에 의한 반시계 방향 히스테리시스를 보인다. 또한 우리 HZO/MoS₂ 강유전체 메모리 트랜지스터는 우수한 소자 성능을 나타냈다: 10⁷ 이상의 높은 온/오프 전류비와 P/E 전압 3V에서 0.1V 반시계 방향 MW, 내구성(10³ 사이클)과 유지(10⁴초) 성능을 가짐. 따라서 우리 MoS₂ 기반 비휘발성 강유전체 메모리 트랜지스터 결과가 2D 저전력 비휘발성 메모리 응용의 미래에 유망한 전망을 보임을 믿는다.

데이터 및 재료 가용성

저자들은 소재, 데이터, 관련 프로토콜이 독자들에게 이용 가능함을 선언하며, 분석에 사용된 모든 데이터가 이 논문에 포함되어 있다.