전하-전계 변조 JTE를 이용한 고성능 4H-SiC 파워 정류기: 향상된 효율과 도즈 내성

초록

본 논문에서는 0.1 cm²의 상당한 활성 영역을 가진 13.5 kV 4H-SiC PiN 정류기를 제작하였다. 초고내압 요구 사항을 충족하기 위해 전하-전계 변형 접합 터미네이션 확장(CFM-JTE)을 제안하였으며, 이는 JTE 도즈 허용 범위를 기존 2존 JTE보다 약 2.8배 확대하였다. 또한 CFM-JTE는 기존 2존 JTE 공정을 통해 구현 가능하다. 캐리어 수명 향상 기술 없이도 순방향 전류가 V_F = 5.2 V에서 최대 100 A까지 측정되었다. CFM-JTE 구조는 400 μm의 비교적 작은 터미널 영역으로 병렬 평면 접합의 이론적 내압의 96%를 달성하였으며, 이는 58.8 GW/cm²의 발리가 지표(BFOM) 달성에 기여하였다.

서론

실리콘 카바이드(SiC)는 더 얇은 활성 층에서 더 높은 전압 동작, 확장된 전력 밀도, 더 높은 주파수 스위칭, 향상된 열 방산, 더 작은 시스템 크기 및 낮은 시스템 비용 등의 특성으로 인해 전력 응용 분야의 새로운 대안으로 부상하였다 [1, 2]. 최근 몇 년간 상용 SiC 정류기와 MOSFET은 1.2–1.7 kV로 정격화되었다. 그러나 스마트 그리드, 전기 자동차, 펄스 전원 공급 장치, 초고압 고체 전원 공급 장치와 같은 대표적인 응용 분야에서는 10 kV 이상의 차단 능력과 1000 A cm⁻² 이상의 순방향 전류 능력에 대한 수요가 증가하고 있다.

현재 10 kV 이상급 SiC 전력 전자 소자가 직면한 주요 과제는 접합 터미네이션 기술의 성능, 제조 공정의 단순화, 두꺼운 에피택셜 층의 고품질화, 표면 결함 감소에 집중되어 있다. 초고압 SiC 소자의 경우 터미널 구조의 길이가 에피택셜 두께의 6–8배에 달해 [3] 웨이퍼 활용률을 크게 떨어뜨리고 제조 비용을 증가시킨다. 4H-SiC PiN 정류기는 전도도 변조 효과 덕분에 초고압 응용 분야에 가장 적합한 후보가 되었다. 필드 리미팅 링(FLR) 구조의 경우 해석적 계산을 통해 정밀한 최적화 설계가 가능하지만 [4], 현재 포토리소그래피 기술로는 링의 정확한 간격과 폭을 구현하기 어렵다. 10 kV SiC 소자용 새로운 필드 리미팅 링 터미널이 높은 역방향 보호 효율을 위해 적용되었으나 [5, 6], 터미널 영역이 700 μm를 초과하여 SiC 웨이퍼의 추가 소모를 초래한다. 접합 터미네이션 확장(JTE)은 또 다른 고효율 터미널 보호 구조이나, 그 효율이 JTE 도즈에 극도로 민감하다. 초고압 레벨에서는 다중 존 JTE(MZ-JTE)와 카운터 도핑 JTE(CD-JTE) [7]가 전기장을 정밀하게 변조하는 데 사용되지만, 엄격한 이온 주입 조건과 시간이 필요해 제조 복잡성과 비용을 증가시킨다. 도전 능력 향상을 위해 다양한 금속과 SiC 사이의 장벽 높이 특성에 대한 연구가 수행되었다 [8, 9]. 일반적으로 양극 옴접촉용으로 50–100 nm 두께의 Ti/Al 박막이, 음극 옴접촉용으로 Ni 박막이 형성된다. 또한 4H-SiC 정류기의 활성 영역 크기는 순방향 전류 특성에 큰 영향을 미친다. 4H-SiC N형 에피택셜 층에서 Z_1/2 중심(E_C—0.65 eV), 탄소 단일 공공의 어셉터 준위가 주로 캐리어 수명에 영향을 미치는 것으로 밝혀졌다 [10]. 알루미늄 이온 주입은 메사 주변부와 접합 터미네이션 영역에 Z_1/2 중심을 포함한 대량의 깊은 준위를 높은 농도로 생성하여 [11] 캐리어 수명을 감소시킨다. 따라서 메사 주변부와 터미네이션 영역에서의 캐리어 수명 저하 영향이 상대적으로 무시할 수 있도록, 4H-SiC 정류기는 큰 활성 영역(> 9 mm²)으로 설계 및 제작되어야 한다.

본 논문에서는 5 × 10¹⁴ cm⁻³의 100-μm 에피택셜 층 위에 4H-SiC CFM-JTE PiN 정류기를 제작하여, 오프 상태에서 13.5 kV의 상당한 차단 용량과 온 상태에서 V_F = 5.2 V에서 100 A의 순방향 전류를 달성하였다. CFM-JTE PiN 정류기의 미분 온저항은 실온에서 3.1 mΩ cm²로 측정되었다. CFM-JTE는 전하 전계 변조의 개념과 분석을 통해 이론적 내압의 96%를 달성하였으며, 이는 이온 주입 도즈의 허용 범위를 유리하게 확장시키고 400 μm의 허용 가능한 터미네이션 길이를 이끌어냈다.

연구 방법

소자 구조 분석

설계, 최적화 및 분석은 Silvaco-TCAD를 통해 수행되었다. 그림 1은 터미네이션을 포함한 4H-SiC PiN 구조의 개략도를 보여준다: (a) 전하-전계 변조 JTE(CFM-JTE), (b) 아웃링 보조 JTE(ORA-JTE), (c) 기존 2존 JTE(TZ-JTE). 차단 상태에서 전자-정공 충돌 이온화율은 전기장 강도와 밀접한 관련이 있다. 그림 1a의 전하 전계 E_q(r)에 의한 터미널 전기장의 벡터 중첩법을 통해 CFM-JTE의 변조 메커니즘을 밝히는 전하 전기장 변조 E_q(r) 개념을 제안하였다. CFM-JTE는 JTE1 영역, JTE2 영역 및 세 그룹의 링으로 구성된다. 다중 링은 터미널을 다섯 개의 도핑 영역(R₁-R₂, R₂-R₃, R₃-R₄, R₄-R₅, R₅-R₆)으로 등가적으로 나누며, 각각 유효 전하 Q₁, Q₂, Q₃, Q₄, Q₅가 도입된다. x 및 y 좌표에서 전기장 벡터의 분해 및 중첩을 기반으로, 인가 전위장 E_p(r)과 각 Q_i에 의해 생성된 전하 전기장 E_Qi(r)에 의해 R_i 지점에 위치한 전체 전기장은 식 (1)과 (2)와 같이 x 및 y 방향으로 해석적으로 표현될 수 있다.

$$E_{Ri, x} = E_{px} + \sum_{j=1}^{i-1} E_{Qjx} - \sum_{j=i}^{5} E_{Qjx}$$ (1)

$$E_{Ri,y} = E_{py} + \sum_{j=1}^{i-1} E_{Qjy} + \sum_{j=i}^{5} E_{Qjy}$$ (2)

오프 상태에서 저도핑 공핍 영역은 PiN 주 접합의 곡률 효과로 인해 조기에 수축되어 터미네이션 영역에서 중단된다. 따라서 인가 전위장 E_p(r)은 주 접합 주변부에 완전히 집중된다. Q_i의 존재는 공핍 영역이 CFM-JTE를 따라 가장 바깥쪽 에피택셜 층까지 확장되도록 촉진한다. 전하 전기장 E_Qi의 강도는 Q_i의 양과 연관된다. 터미널 바깥쪽 가장자리를 따라 Q_i가 감소함으로써 터미널 영역에서 전기장 변조가 효과적으로 달성된다. 결과적으로 전하 전기장 변조의 메커니즘과 효과를 통해 CFM-JTE는 SiC의 낮은 확산 계수의 결함을 극복하고 가변 측면 도핑(VLD) 효과를 형성하는데, 이는 Si 소자를 위한 고효율, 견고하고 성숙한 접합 터미널 보호 기술이다 [12, 13]. 각 그룹의 링 폭(w_r)은 각각 15 μm, 12 μm, 9 μm로 감소시켰다. 각 링의 간격은 5 μm로 동일하다. JTE1 영역과 JTE2 영역의 길이와 도즈는 모두 3:2의 고정 비율을 가진다. 제안된 정류기의 상세 파라미터는 표 1에 제시되어 있다.

시뮬레이션 및 최적화

소자 구조와 도핑 농도의 민감도로 인한 편차를 줄이기 위해 공정 시뮬레이터 Athena를 적용하였다. CFM-JTE의 도핑 농도는 알루미늄 이온 주입 공정 시뮬레이션의 다단계를 통해 형성된다. 총 도핑 깊이는 약 1 μm에 도달한다.

그림 2는 CFM-JTE, ORA-JTE, 기존 TZ-JTE의 차단 능력과 이온 주입 도즈에 대한 내성을 보여준다. 네 가지 터미네이션 구조는 비교를 위해 L = 400 μm의 고정 길이를 공유한다. JTE1과 JTE2의 길이와 도즈는 모두 3:2의 비율로 고정된다. 시뮬레이션은 2D 구조에서 수행되며, 역방향 누설 전류가 1 × 10^–9 A에 도달하면 항복으로 판단한다. 검은 실선은 이론적 BV(14.1 kV, [10, 14]에 따라 계산)를 나타내며, 회색 점선은 12 kV를 나타낸다. 공정 허용 오차와 시뮬레이션 편차를 고려하여 10 kV 목표에 20%의 설계 마진을 적용하였다. 기존 TZ-JTE에서 항복 전압은 이온 주입 도즈에 매우 민감하며, 도즈가 0.98–1.14 × 10¹³ cm⁻² 사이에서만 12 kV를 초과한다. ORA-JTE는 JTE 주입 농도에 대한 민감도가 완화되어 0.97–1.28 × 10¹³ cm⁻²의 더 넓은 허용 범위를 얻어 12 kV 이상의 목표 전압을 유지한다. CFM-JTE는 0.86–1.30 × 10¹³ cm⁻² 범위에서 가장 넓은 이온 주입 도즈 허용 범위를 가지며, 이는 기존 TZ-JTE의 약 2.8배, ORA-JTE의 1.4배에 해당한다. 따라서 CFM-JTE는 공정 변동에 대해 더 나은 강건성을 보인다.

그림 3은 차단 상태에서 CFM-JTE, ORA-JTE, TZ-JTE의 표면 전기장 분포와 강도를 비교한 것이다. 피크 전기장은 주로 주 접합과 터미널 주변부에 집중된다. CFM-JTE는 전기장 분포를 효과적으로 평탄화하고 터미널을 따라 전기장 강도를 높여 차단 능력을 효율적으로 향상시킨다.

CFM-JTE의 전하 전기장 변조 메커니즘을 이해하기 위해, 그림 1a의 AA' 절단선을 따른 항복 전기장 분포를 JTE1의 서로 다른 이온 주입 도즈에 대해 그림 4에 나타내었다. 특히 주 접합 옆에 위치한 고도핑 Q₁ 영역의 존재는 메사 식각 모서리에서의 전기장 선 집중을 크게 완화시킨다. Q₅ 영역은 그림 1a의 R₅ 지점에서의 전기장 집중을 완화하기 위해 설정되었다. 결과적으로 터미널 영역에서 전하 전기장 E_Qi(r)의 변조를 통해 전기장 분포의 균일성을 효과적으로 개선할 수 있다. 따라서 차단 전압 능력과 소자 신뢰성을 향상시킬 수 있다.

터미널 영역의 크기는 칩 활용 효율에 직접적인 영향을 미친다. 차단 상태에서 인가 전위장은 주 접합 주변부에 집중된다. 주 접합 근처의 JTE1 영역은 전하장의 변조 효과(E_q)를 강화하기 위해 더 많은 전하를 도입해야 한다. 따라서 L₁은 L₂보다 길게 설정해야 한다. L₁과 L₂의 비율이 3:2로 고정될 때, 터미널의 서로 다른 길이 L에 대한 차단 능력을 그림 5에서 비교 분석하였다.

해당 전기장 분포는 그림 6에 표시되어 있다. 대규모 CFM-JTE 영역은 필요한 전하 Q_i를 증가시키고 E_Qi(r)의 변조 효과를 충분히 발휘하여 더 큰 이온 주입 도즈 허용 범위(TW)를 얻는 데 유리하다. CFM-JTE 길이 L을 300 μm, 350 μm, 400 μm, 450 μm로 설정할 때, BV가 12 kV 이상인 조건에서 TW 범위는 순차적으로 3 × 10¹² cm⁻², 3.2 × 10¹² cm⁻², 4.4 × 10¹² cm⁻², 4.7 × 10¹² cm⁻²로 증가한다. 본 연구에서는 터미널 크기, JTE 도즈 허용 범위, 터미널 전기장 변조, 차단 전압 능력 간의 트레이드오프를 고려하여 터미널 길이 L = 400 μm를 선택하는 것이 더 적절하다.

실제 4H-SiC PiN 정류기 제작 시 표면 상태의 존재를 고려해야 한다. 이러한 표면 상태는 깊은 계면 상태에 포획된 정공, P-SiC(P⁺⁺ 층 및 P-JTE 영역)/SiO₂ 계면의 고정 산화물 전하, 그리고 구현 공정에서 유래한다 [15,16,17,18]. CFM-JTE 터미네이션의 경우, 계면 S₁과 S₂에서 계면 양전하(Q_it), 유효 전하(Q_j), 인가 전위가 수직 방향으로 전기장 변조에 미치는 영향을 그림 7에서 분석하였다.

양의 계면 전하(Q_it)는 인가 전위장(E_py)과 반대 방향의 전하장(E_Qity)을 생성하여 수직 계면 방향의 전기장 강도를 완화하는 데 도움을 준다. 그림 8은 서로 다른 Q_it 조건에서 SiO₂/SiC 계면 S₁의 전기장 분포를 보여준다.

계면 S₂에서의 전하장 변조 분석 측면에서, E_Qity는 E_py와 E_Qjy의 벡터 방향과 반대이다. Q_it의 존재는 S₂의 전기장을 감소시키는 데 도움을 준다. 계면 전하(Q_it)의 존재를 고려할 때, Q_it가 생성하는 전기장 강도를 상쇄하기 위해 더 큰 이온화 유효 전하 Q_j가 필요하다. 결과적으로 Q_it의 양이 증가하면 동일한 차단 능력을 유지하기 위해 JTE의 최적 이온 주입 도즈 농도도 동시에 증가해야 한다. 그림 9에서 볼 수 있듯이, Q_it가 증가함에 따라 전체 BV-도즈 곡선이 상승 방향으로 이동한다.

결과 및 논의

제안된 CFM-JTE 4H-SiC PiN 정류기는 4° 오프축(0001)을 가진 4인치 N형 웨이퍼에서 제작되었다. 웨이퍼는 N⁺, N⁻, P⁺, P⁺⁺ 네 층으로 에피택셜 성장되었으며, 농도는 각각 1 × 10¹⁸ cm⁻³, 5 × 10¹⁴ cm⁻³, 1 × 10¹⁸ cm⁻³, 5 × 10¹⁹ cm⁻³에 해당한다. CFM-JTE 제작의 주요 공정 흐름은 그림 10에 표시되어 있다. P⁺⁺ 층은 에피택셜 성장으로 균일하고 높은 도핑을 얻어 SiC와 양극 금속 간의 옴접촉 품질을 향상시켰다. 메사 식각 구조는 메사 식각 마스크를 통해 ICP-RIE 장비에서 형성되었다. 식각 가스는 주로 SF₆과 산소로 구성된다. 최대 에너지 500 keV에서 다중 알루미늄 이온 주입을 수행하여 CFM-JTE 구조를 형성하였다. 2단계 알루미늄 이온 주입을 적용하여 다섯 개의 감소하는 도핑 영역을 형성하였다. JTE1과 R₂-R₃ 영역은 첫 번째 주입 마스크를 통해 형성되었다. JTE2, R₁-R₂, R₃-R₄, R₄-R₅, R₅-R₆ 영역은 두 번째 주입 마스크를 통한 알루미늄 이온 주입으로 동시에 구성되었다. 잘 알려진 바와 같이, 실리콘 카바이드는 고에너지 이온 주입 후 이온 활성화율이 높지 않고 심각한 격자 손상을 동반한다. 이러한 바람직하지 않은 상황을 개선하기 위해 알루미늄 이온 주입을 산화막 마스크를 통해 500 °C에서 수행하였다. 주입 후 어닐링은 탄소 캡을 씌운 상태에서 아르곤 분위기에서 1800 °C로 10분간 수행하여 고에너지 이온 주입으로 인한 손상을 추가로 복구하고 유효 이온 활성화율을 높여 도핑 농도의 정확도를 향상시켰다. P형 SiC 옴접촉은 Al/Ti를 사용하여 형성하였다. RTA 공정은 불활성 기체 질소 분위기에서 1000 °C로 2분간 일관되게 수행 및 검사하였다. 고품질 패시베이션 층(SiO₂ 층, Si₃N₄ 박막, 두꺼운 폴리이미드 층)을 증착하여 표면 누설을 방지하고 공기 중 스파크를 방지하였다 [5]. CFM-JTE PiN 정류기는 최대 0.1 cm²의 활성 영역을 커버한다. 제작 공정은 기존 2존 JTE 4H-SiC PiN 정류기와 일치하며, 추가 마스크나 공정 단계 없이 진행되어 제조 복잡성과 비용을 줄이는 데 매우 유리하다.

제작된 CFM-JTE PiN 정류기의 순방향 특성은 CS-3200 커브 트레이서 장비를 사용하여 웨이퍼상에서 테스트하였다. 제작된 CFM-JTE PiN 정류기는 캐리어 수명 향상 기술 없이도 큰 순방향 전류 용량을 보인다. 순방향 전류는 순방향 전압 5.2 V에서 최대 100 A까지 측정되었으며, 그림 11에 나타나 있다. 제안된 정류기의 미분 온저항은 순방향 전압 3.6 V에 해당하는 실온에서 3.1 mΩ cm²로 측정되었다. 다양한 온도에서의 순방향 도통 특성도 그림 11의 삽입도에 도시되어 있다. I-V 곡선은 음의 온도 계수 특성을 보인다. 이는 온도 상승에 따라 물질의 이동도는 감소하지만, SiC 물질의 더 좁은 밴드갭이 P-N 접합의 자체 빌트인 전위를 감소시키고, 드리프트 영역의 캐리어 수명이 온도 상승에 따라 연장되어 전류 밀도가 증가하기 때문이다. 측정된 턴온 전압은 순방향 전류 밀도 10 A·cm⁻²에서 정의된다. 주변 온도가 25에서 150 °C로 상승함에 따라 3.14에서 3.04 V로 점차 감소한다. 순방향 턴온 전압의 최대 변동은 3% 범위(0.1 V 값)에 머물러 있어 Si PiN보다 훨씬 우수한 온도 안정성을 보인다.

CFM-JTE, ORA-JTE, 기존 TZ-JTE를 가진 4H-SiC PiN 정류기를 4인치 웨이퍼에 제작하였으며, 이들의 터미널 보호 효과는 그림 12에 나타나 있다. 역방향 항복 전압 측정은 공기 중 아크를 피하기 위해 Fluorinert 오일에 담근 상태에서 수행하였다. JTE1 도즈 1.2 × 10¹³ cm⁻²에서 실험적 측정을 통해, 동일한 터미널 길이 400 μm에서 ORA-JTE와 기존 TZ-JTE를 가진 PiN 정류기는 각각 12.5 kV와 9.6 kV의 차단 능력을 얻었다.

CFM-JTE PiN 정류기의 다중 배치 샘플은 누설 전류 10 μA에서 13.5 kV의 항복 전압을 반복적으로 달성하였다. 실험적 차단 전압은 이론적 항복 값의 96%에 도달하여 CFM-JTE가 더 높은 터미널 보호 효율을 가짐을 나타낸다. 4H-SiC PiN 정류기의 100 μm 드리프트 층에서 130 V/μm 이상의 내압이 달성되었다. 발리가 지표(BFOM = BV²/R_on,sp)는 실온에서 58.8 GW/cm²에 도달한다. 서로 다른 JTE1 이온 주입 도즈를 가진 CFM-JTE PiN을 제작하였다. 실험값과 시뮬레이션 값의 항복 전압은 그림 12b에 나타나 있다. 실험값은 시뮬레이션 추세와 일치하며 CFM-JTE 구조가 JTE 도즈 허용 범위를 효과적으로 확장할 수 있음을 확인시켜 준다. 표 2는 최근 보고된 초고압 4H-SiC 정류기의 특성을 비교한다. 본 연구에서 제작된 CFM-JTE 4H-SiC 정류기는 초고압 차단 능력, 초고순방향 전류 도통 능력, 높은 터미네이션 효율 측면에서 우수한 성능을 보인다.

결론

본 연구에서 4H-SiC CFM-JTE PiN 정류기를 성공적으로 설계 및 제작하였다. CFM-JTE PiN의 실험적 항복 전압은 13.5 kV로 이론적 차단 값의 96%에 해당한다. CFM-JTE는 ORA-JTE(BV = 12.5 kV, 보호 효율 88%)와 기존 TZ-JTE(BV = 9.6 kV, 보호 효율 68%)에 비해 크게 향상된 터미널 보호 효율을 보인다. CFM-JTE PiN 정류기는 캐리어 수명 향상 기술 없이도 V_F = 5.2 V에서 100 A의 큰 순방향 전류를 획득하며 다양한 온도에서 안정된 순방향 I-V 특성을 보인다. CFM-JTE PiN 정류기의 발리가 지표는 실온에서 58.8 GW/cm²에 도달한다. CFM-JTE의 이온 주입 도즈 허용 범위는 전하 전기장 변조를 기반으로 확대되었으며, 이는 기존 TZ-JTE의 약 2.8배, ORA-JTE의 1.4배로 공정 변동에 대한 훨씬 더 나은 강건성을 보인다. 또한 CFM-JTE의 제조 공정은 기존 TZ JTE 공정과 일치하며 예외적으로 복잡한 공정이나 마스크 수를 증가시키지 않아, CFM-JTE가 만족스러운 터미널 효율과 공정 허용 오차로 초고전력 응용 분야에 최적임을 입증한다.

데이터 및 재료의 가용성

모든 데이터는 제한 없이 이용 가능하다.

약어

SiC:

실리콘 카바이드

JTE:

접합 터미네이션 확장

CFM:

전하 전계 변조

TZ-JTE:

2존 접합 터미네이션 확장

FLR:

필드 리미팅 링

MZ-JTE:

다중 존 접합 터미네이션 확장

CD-JTE:

카운터 도핑 접합 터미네이션 확장

Ti:

티타늄

Al:

알루미늄

E_c:

전도대 에너지

V_F:

순방향 전압

ORA-JTE:

아웃링 보조 접합 터미네이션 확장

E_q:

전하 전기장

E_p:

인가 전위장

Q_i:

유효 전하

VLD:

가변 측면 도핑

w_r:

링 폭

2D:

2차원

BV:

항복 전압

TW:

허용 범위

Q_it:

계면 전하

Q_j:

이온화 유효 전하

RTA:

급속 열 어닐링

R_on,sp:

비저항 온저항

BFOM:

발리가 지표