임베디드 시스템 고속 PCB 설계 최적화

현대 전자 시스템은 SLSI(초대규모 집적)로 칩 밀도 증가에 따라 소형 패키지, 대규모, 고속화 추세로 발전 중입니다. 이로 인해 고속 회로 설계에서 상호연결과 스택업 문제 분석·대처가 필연적 과제로 부상. 현재 전자 제품 무선 주파수 수백~수천 MHz, 라이징/폴링 에지 매우 가파름 → PCB 레이아웃 규칙과 기판 유전율이 시스템 전기적 성능에 극도로 중요.

현재 전자 제품 연구 대다수에서 중요한 공정·단계인 고속 PCB 설계 주요 이슈: 타이밍 문제, 노이즈 간섭, EMI(전자기 간섭). 해결책은 시스템 설계 정상 동작과 직결.

기존 설계 방법은 제품 신뢰도와 성공률 저하 → 임베디드 애플리케이션 시스템 고속 PCB 설계 연구에 높은 실용 가치와 폭넓은 시장 기대 존재.

시스템 방안 설계

그림 1은 임베디드 RTU(원격 단말 장치) 기능 프레임.

그림 1에서 볼 수 있듯 이 시스템은 수직 통신 구조: 데이터 수집층(전력량 단위, 센서 유닛, 아날로그량 측정 유닛), 데이터 전송층(인터넷 수신 엔지니어 센터 명령으로 수집층 데이터 조정 게이트웨이), 데이터 처리층(APP 모니터링 소프트웨어로 실시간 저장·분석, 사용자 인터페이스용 데이터 곡선 생성 → 수집 유연성·관리 효율 증대).

RTU 시스템 하드웨어 프레임

임베디드 IoT RTU 시스템 하드웨어 주요 구성: USB2.0, AT91SAM9263 프로세서, CAN, SDRAM, Nand Flash, Data Flash, 이더넷 컨트롤러, 클럭 칩, RS232/485 인터페이스, 전원 관리, 데이터 수집 파트.

리눅스 OS 구동으로 메모리·장치 관리 능력 우수 → 복잡 알고리즘·통신 프로토콜 포함 다중 임무 실시간 스케줄링 구현, 네트워크 연결, 데이터 통신, 설정 수집 담당. 그림 2는 본 설계 RTU 회로 보드.

IPv6/IPv4 듀얼 스택 지원으로 신속성·실시간성 구현. 데이터 저장: 통신 두절 조건 하 로컬 저장 요건 충족. 통신 인터페이스: RS485, RS232, CAN 등 다양한 필드 데이터 통신 인터페이스, Modbus RTU 프로토콜 지원, 상이 인터페이스·통신 속도 요건 충족.

RTU 시스템 PCB 설계

시스템 PCB 스택업 설계

PCB 층수는 설계 난이도 따라 통상 2~32층. 본 설계 6층 PCB는 부품 패키지 밀도, 협소한 레이아웃 배선 공간, 고신호 주파수 고려 결정. PCB 층 분포 그림 3 참조.

본 시스템 FLASH와 SDRAM에 스트립라인(strip line) 구성 채택, 배선은 내부 신호층 1, 2에서 구현.

시스템 PCB 제약 규칙

고속 PCB 설계 중 임피던스 연속성과 EMI는 배선 간격, 길이, 폭, 루프 인접 처리에 큰 영향. 부품 레이아웃·배선 품질이 최종 설계 성패 좌우 → PCB 제약 규칙 합리적 제정 필수.

HyperLynx는 차트 분석 간섭 기능, IBIS 모델로 주파수 변동 관통 홀 모델, 손실 전송, 차등 신호 정확 시뮬레이션 가능. 라우팅 전 주요 네트워크 Line 시뮬레이션으로 PCB 스택업 구조·배선 임피던스 개선. 시뮬레이션 결과 기반 고속 PCB 네트워크 배선 제약 규칙 설계로 설계 효율 증대.

시스템 PCB 시뮬레이션

고속 PCB 설계 과정 이상적 전송선 모델로 프론트 단말 시뮬레이션, 제한된 신호선 1회 시뮬레이션. PCB 백단 전송선은 실제 배선으로 관통 홀·플레인 시프트 영향 존재 → 시뮬레이션 결과 극히 신뢰도 높음.

시스템 핵심 회로 설계에서 단단 신호 단자 매칭 저항 40~60Ω, 신호선 간 크로스토크 임계값 165mV. 네트워크 컨트롤러 DM9000/DM9161 100Mbps 통신 속도 자적응 위해 차등 임피던스 100±5Ω 범위 내 유지. HyperLynx 시뮬레이션 소프트웨어(Mentor Graphic 개발)로 SDRAM, 이더넷 차등선, 전원 무결성, EMC 시뮬레이션 수행.

a. SDRAM 설계

스트립라인 설계에서 크로스토크와 관통 홀이 타임 딜레이 주원인. Line 시뮬레이션 툴 결정 배선 규칙대로 PCB 완성해도 핀 과다·치수 제한 등 문제 불가피 → Board 시뮬레이션 툴로 다중 네트워크 적절 시뮬레이션 필요.

시뮬레이션 결과 아날로그 네트워크 EBI_D0, EBI_D2 크로스토크 강도 165mV 초과. 두 네트워크가 EBI_D1 공격, 옐로 마킹 영역 스네이크 배선 간격 부적합으로 커플링 발생. 배선 간격 확대로 문제 해소 가능. 하지만 진짜 관심사는 왜 해킹 네트워크가 강한 간섭 받나. 원인: 부적합 저항 선택으로 임피던스 미스매칭. 현재 종단 저항 43.1Ω 결정. 220MHz 여기 조건 네트워크 EBI_D1 분석 시뮬레이션 파형 그림 4.

그림 4에서 EMI_D1 전송선 임피던스 불연속, 신호 파형 변형. 시스템 기동 실패는 아니나 제품 동작 안정성 보장 어려움. Board 시뮬레이션 복귀, 관통 홀·손상 시뮬레이션 적용 EBI_D0, EBI_D1 종단 저항 46.9Ω 변경. 변경 후 크로스토크 시뮬레이션 다이어그램 그림 5.

이 그림에서 네트워크 신호 개선, EBI_D1 유발 간섭 강도 현저 감소 확인.

b. 인터넷 차등 버스 설계

고속·3GIO 상호연결 특성, HyperLynx 개발 Board 시뮬레이션 모듈 초고속 직렬 데이터 경로·소스 동기 기술 기반 차등 신호 버스 적용 → 고속 PCB 설계 편리·고효율 해결책 제공. 본 시스템 DM9000, DM9161 각각 두 쌍 고속 차등 버스: TX+/TX-, RX+/RX-, 차등 임피던스 100Ω. 전송 이론 기반 차등 임피던스 계산 공식: (수식 참조).

Z: 각 신호선 전송 임피던스, 통신 거리·내노이즈 능력에 결정적 영향. DM9000 선정 네트워크 TP_E_TX+, TP_E_TX- 차등 전송. 반사 효과 저감 위해 100Ω 저항 병렬 배치, 관통 홀 적용.

c. 시스템 전원 무결성 설계

그림 6 기본 전원 분배 모델: 전류가 전원층 통해 각 캐리어 전달 → 그라운드층.

고속 PCB 설계 과정 회로 시스템 각 단위 에너지 소비 계산, 전원 네트워크 폭 정확히 분배·적절 증폭.

6층 전원 무결성 요약: 최대 전압 강하 2.1mV(약 0.06%), 최대 전류 밀도 16.3mA/m²(적정 범위). 전류 밀도 50mA/m² 초과 시 PCB 온도 상승 → 동작 중 메인 칩·신호선 영향. 구리 폭 증가로 전류 밀도 감소, 신호 리드 두께 증가로 PCB 온도 저감 도움.

d. 시스템 전자기 호환성 분석

전자기 간섭은 유용 신호와 커플링돼 전파. 본 설계 HyperLynx로 예비 설계 후 PCB 방사 강도 분석. ARM9-SDRAM 사이 핵심 신호선 D4 선정, 프로브 위치 3m, 10m. 여기 소스 220MHz 조건 FCC, CISPR 국제 표준 시뮬레이션 데이터 획득(그림 7).

시뮬레이션 결과: PCB 근거리 고방사, 방사는 신호 주파수 변화 따라 변동. 고속 회로 설계 시 PCB 내간섭 최적화하며 노이즈 방사 저감 필수.

유용한 자료
• 고속 레이아웃 팁
• EMI 영향 저감 고속 PCB 배선 기법
• 고속 PCB 설계 오해와 전략
• 부품 임베디드 PCB 제작 기술
• 임베디드 기술과 부품 임베디드 PCB 조립 절차
• PCBCart 풀피처 PCB 제조 서비스 - 다양한 부가가치 옵션
• PCBCart 첨단 PCB 조립 서비스 - 1개부터 시작