이동성을 향상시키는 ZrO2 유전체를 사용한 Ge N-채널 MOSFET

결과 및 토론

측정된 커패시턴스(C ) 및 누설 전류(J ) 웨이퍼 A, B, C의 Ge MOS 커패시터에 대한 특성이 각각 측정되어 그림 3a, b에 표시됩니다. 웨이퍼 A, B, C에 있는 소자의 등가 산화물 두께(EOT)는 각각 1.79, 0.59, 0.83nm로 추출됩니다. GeO_{x 가정} IL은 웨이퍼 B와 C, 3.3nm ZrO₂를 비교하여 웨이퍼 A와 C에 대해 ~ 0.25nm의 추가 EOT를 제공합니다. 이전에 보고된 비결정질 ZrO₂ 값과 일치하는 ~ 21.8의 κ 값과 ~ 0.6 nm의 EOT에 기여합니다. [11]. 이러한 유도된 결과는 또한 GeO_{x의 두께가} 웨이퍼 B의 IL은 무시할 수 있습니다.

아 측정된 C 전압 V의 함수로 웨이퍼 A, B 및 C의 Ge pMOS 커패시터에 대한 특성. b 제 대 V 장치에 대한 곡선. ㄷ J 벤치마킹 (V에서 발췌 _FB ± 1 V) 문헌에서 유사한 바이어스 조건에 대해 얻은 데이터에 대한 이 작업의 Ge MOS 커패시터

지리_x /알₂ O₃ 웨이퍼 A 및 GeO_{x용 IL} 웨이퍼 C에 대한 IL은 각각 ~ 1.2 및 ~ 0.25nm의 EOT를 생성합니다. 소자의 EOT는 IL 두께를 줄이거나 인터페이스 품질을 개선하고 ZrO₂의 유전율을 향상시켜 더 줄일 수 있습니다. 일부 표면 패시베이션(예:NH₃) /H₂ 플라즈마 처리 [6]. 그림 3c는 J를 비교합니다. 이 작업에서 Ge nMOSFET의 EOT 특성과 다른 보고된 Ge 장치의 값 비교[5, 12,13,14,15,16,17]. 또한 결과는 동일한 경향을 따르는 초박형 EOT를 사용하여 보고된 Ge MOS와 일치하는 것으로 관찰되었으며, 이는 그림 3b에 표시된 누설 전류의 차이가 주로 EOT의 차이에 기인해야 함을 나타냅니다.

그림 4a는 측정된 드레인 전류(I _D ) 및 소스 전류(I _S ) 대 게이트 전압(V _G ) 웨이퍼 A, B 및 C의 Ge nMOSFET 곡선. 모든 트랜지스터의 게이트 길이는 L입니다. _G 4μm 및 게이트 너비 W 100μm입니다. dV로 정의되는 포인트 하위 임계값 스윙(SS) _G /d(로그나 _D ), 나 _D 그림 4a의 트랜지스터에 대한 곡선이 계산되어 그림 4b에 표시됩니다. 웨이퍼 A의 트랜지스터가 저하된 I _D 누설 플로어 및 SS는 웨이퍼 B 및 C의 장치와 비교됩니다. 웨이퍼 A의 장치에서 EOT가 증가하면 SS가 증가할 뿐만 아니라 이러한 현상은 부분적으로 Al ₂ O₃ 삽입된 레이어는 인터페이스 트랩의 밀도가 더 높습니다(D _그것 ) 웨이퍼 B 및 C와 비교하여 Ge 채널의 밴드갭 내.

아 측정된 나 _D 그리고 나 _S 대 V _GS 웨이퍼 A, B 및 C의 Ge nMOSFET 곡선. b I의 함수로서의 점 SS _D 트랜지스터를 위해. ㄷ 나 _D –V _D 특성은 웨이퍼 A의 Ge nMOSFET가 웨이퍼 B 및 C의 장치에 비해 더 높은 구동 전류를 가짐을 보여줍니다.

그림 4c는 측정된 출력 특성을 보여줍니다. 즉, I _D –V _D 다양한 게이트 오버드라이브 값에 대한 곡선 |V _G –V _TH | 웨이퍼 A의 Ge 트랜지스터가 웨이퍼 B 및 C의 장치에 비해 상당히 개선된 구동 전류를 달성한다는 것을 입증하는 장치의 수. 여기에서 V _TH V로 정의됩니다. _GS 나에 해당 _D 10개 중 ⁻⁷ A/μm. S/D 형성을 위한 동일한 조건을 고려할 때, 부스트된 I _DS 웨이퍼 A의 트랜지스터는 더 높은 μ를 나타냅니다. _에프 [18,19,20,21]. 알₂ O₃ 레이어가 D의 저하로 이어지지 않았습니다. _그것 Ge 채널의 전도대 근처에서 성능을 발휘합니다.

그림 5a는 총 저항 R을 보여줍니다. _꼭 L의 함수로 _G ZrO₂가 있는 Ge nMOSFET의 경우 L이 있는 유전체 _G 범위는 2~10µm입니다. R의 값 _꼭 게이트 오버드라이브 0.6V 및 V에서 추출됩니다. _D 0.05V의 S/D 저항 R _SD y에서 교차하는 적합선을 사용하여 트랜지스터의 ~ 13.5kΩ μm로 추출됩니다. -중심선. 유사한 R _SD PMA 및 S/D 형성의 동일한 프로세스와 일치합니다. 채널 저항 R _CH 장치의 값은 적합선의 기울기, 즉 ΔR에 의해 얻어집니다. _꼭 /ΔL _G , μ를 계산하는 데 사용할 수 있습니다. _에프 Ge nMOSFET의 특성. 인터페이스 품질을 평가하기 위해 인터페이스 트랩 밀도(D _그것 )는 Hill의 방법[17]에 따라 다음 방정식으로 추출되었습니다.

여기서 q 전자 요금은 A입니다. 커패시터의 면적, G _m,최대 해당 커패시턴스가 C인 측정된 컨덕턴스의 최대값입니다. _m , ω 는 각주파수이고 C _소 게이트 산화물 커패시턴스입니다. 디 _그것 값은 3.7, 3.2 및 2.3 × 10 ¹² 으로 계산됩니다. eV ⁻¹ cm ⁻² 웨이퍼 A, B 및 C의 장치에 대해 각각.

계산된 값은 중간 간격 D에 해당하는 것으로 알려져 있습니다. _그것 . Al₂가 있는 기기 O₃ 웨이퍼 A의 IL은 미드갭 D가 더 높습니다. _그것 이것은 웨이퍼 B 및 C의 장치와 비교됩니다. 3a와 4a, 그리고 더 높은 중간 간격 D _그것 웨이퍼 A에서 더 큰 공핍 커패시턴스 분산을 일으켜 I의 더 높은 누설 전류를 유발합니다. _DS 다른 두 웨이퍼와 비교. 웨이퍼 A는 더 낮은 D를 가져야 합니다. _그것 더 높은 μ로 인한 전도 밴드갭 근처 _에프 웨이퍼 B와 C 위에 있습니다.

아 R _꼭 대 L _G 웨이퍼 A, B, C의 Ge nMOSFET에 대한 곡선. y축에서 교차하는 적합선과 선형 적합선의 기울기를 사용하여 R _SD 및 R _CH , 각각. ㄴ μ _에프 이 작업에서 Ge nMOSFET의 경우와 변형되지 않은 Ge 트랜지스터에 대한 이전에 발표된 결과를 비교합니다. 웨이퍼 A의 장치는 향상된 μ를 보여줍니다. _에프 Q의 전체 범위에서 Si 범용 이동성보다 _인보이스

μ _에프 Ge nMOSFET의 높은 구동 전류 및 트랜스컨덕턴스에 대한 병목 현상입니다. 여기, μ _에프 \(\mu_{{{\text{eff}}}} =1/[WQ_{{{\text{inv}}}} (\Delta R_{{{\text{tot}}}}로 계산할 수 있습니다. /\Delta L_{{\text{G}}} )]\), 여기서 ΔR _꼭 /ΔL _G 는 R의 기울기입니다. _꼭 대 L _G 그림 5a와 같이. 질문 _인보이스 측정된 C를 적분하여 얻을 수 있습니다. _인보이스 –V _G 곡선. 그림 5b에서 μ _에프 Q 대 _인보이스 [18, 22, 23, 24, 25]에서 이전에 보고된 것과 함께 웨이퍼 A, B 및 C의 Ge nMOSFET의 추출된 피크 μ _에프 웨이퍼 A 및 C의 트랜지스터 값은 795 및 682cm ² 입니다. /V는 각각 s이고 웨이퍼 B의 Ge nMOSFET는 433cm ² 입니다. /V s. Al₂가 포함된 Gen nMOSFET O₃ IL은 크게 향상된 μ를 달성합니다. _에프 웨이퍼 B 또는 C의 트랜지스터와 비교하여 [18, 22,23,24,25]의 디바이스는 높은 필드에서, 전체 Q에서 Si 보편적 이동도 _인보이스 범위. Q에서 _인보이스 5 × 10 ¹² cm ⁻² , 50% μ _에프 Si의 범용 이동성과 비교하여 웨이퍼 A의 장치에서 향상이 달성됩니다. 이는 ZrO₂의 혼합을 방지하기 위해 채널 표면을 보호함으로써 및 GeO_x Al₂ 사용 O₃ , 게이트 절연체와 Ge 사이의 고품질 인터페이스는 이동도 특성을 높이기 위해 구현되며 이는 초박형 EOT를 사용한 Ge MOSFET에 대한 이전 연구에서도 보고되었습니다[26]. μ _에프 웨이퍼 C의 트랜지스터에서 Q에서 보편적인 Si보다 높습니다. _인보이스 2.5 × 10 ¹² cm ⁻² , Q가 증가함에 따라 급격히 감소하지만 _인보이스 범위. 이것은 사용된 O₃ ZrO₂ 전 산화 증착은 계면 품질을 어느 정도 향상시킬 것입니다. 그러나 높은 Q에서 캐리어의 표면 거칠기 산란을 효과적으로 억제하기에 충분한 평평한 채널 표면으로 이어지지 않습니다. _인보이스 ZrO₂의 혼합으로 인해 및 GeO_{x ,} 혼합 중에 산소 결손이 발생하면 단거리 차수(SRO) 거칠기가 증가한다고 보고되기 때문입니다[27]. O₃ 최적화 산화 공정 또는 Al₂ 환원 O₃ IL 두께는 Ge 트랜지스터가 더 높은 μ를 유지하면서 감소된 EOT를 달성하도록 할 수 있습니다. _에프 높은 Q에서 _인보이스 .