ALD ZnO 전하 트래핑 층을 가진 a-IGZO TFT 메모리의 전압 극성 의존적 프로그래밍

초록

비정질 In-Ga-Zn-O (a-IGZO) 박막 트랜지스터(TFT) 메모리는 향후 시스템온패널 응용 분야에서 많은 관심을 받고 있으나, 일반적으로 지우기 효율이 낮은 문제점을 안고 있습니다. 본 논문에서는 원자층증착(ALD)된 ZnO 전하 트래핑 층(CTL)을 갖춘 a-IGZO TFT 메모리의 전압 극성 의존적 프로그래밍 거동을 조사했습니다. 초기 소자는 양의 게이트 바이어스뿐만 아니라 음의 게이트 바이어스 하에서도 전기적으로 프로그래밍 가능한 특성을 보입니다. 특히 음의 게이트 바이어스에서 훨씬 높은 프로그래밍 효율을 나타냅니다. +13 V/1 μs 게이트 바이어스 펄스 인가 시 문턱 전압 변화(ΔVth)는 2 V인 반면, -13 V/1 μs 펄스에서는 ΔVth가 -6.5 V로 크게 나타납니다. 12 V/1 ms 프로그래밍(P)과 -12 V/10 μs 지우기(E) 조건에서 10³회의 P/E 사이클 후 7.2 V의 큰 메모리 윈도우를 달성할 수 있습니다. O₂ 또는 N₂ 분위기에서 어닐링된 ZnO CTL과 증착 직후 상태의 것을 비교한 결과, 산소 빈자리(V_O) 관련 결함이 TFT 메모리 소자의 양극성 프로그래밍 특성을 지배한다는 결론을 얻었습니다. 양의 게이트 전압 프로그래밍 시 전자는 IGZO 채널에서 ZnO 층으로 주입되어 단일 이온화 산소 빈자리(V_O⁺)와 이중 이온화 산소 빈자리(V_O²⁺)의 깊은 준위에 우선적으로 포획됩니다. 음의 게이트 전압 프로그래밍 시에는 중성 산소 빈자리의 얕은 준위에서 전자가 쉽게 탈포되어 채널로 터널링 되며, 이로 인해 양전하를 띤 추가적인 이온화 산소 빈자리가 형성되어 매우 효율적인 지우기가 가능해집니다.

배경

비정질 인듐-갈륨-아연-산화물(a-IGZO) 기반 박막 트랜지스터(TFT)는 우수한 균일성, 저온 공정, 가시광 투명성, 높은 전자 이동도 등의 특성으로 유연하고 투명한 전자 시스템 응용 분야에서 광범위하게 연구되어 왔습니다. 또한 a-IGZO TFT 기반 비휘발성 메모리도 제안되어 데이터 저장 기능을 더해 활용 범위를 확장했습니다. 일반적인 비휘발성 메모리 구조인 플로팅 게이트 a-IGZO TFT 메모리가 최근 집중적으로 연구되어 왔으며, 전하 저장 매체인 플로팅 게이트로 유전체, 금속 나노결정, 반도체 물질 등 다양한 물질이 탐구되었습니다. a-IGZO가 본질적으로 n형 반도체이고 음의 게이트 바이어스에서 정공 반전이 거의 일어나지 않기 때문에, 대부분의 a-IGZO TFT 메모리는 채널로부터의 정공 주입을 통한 전기적 지우기가 불가능하여 지우기 효율이 낮습니다. 하지만 Zhang 등[21]은 a-IGZO를 전하 트래핑 층(CTL)과 채널 층으로 동시에 사용한 TFT 메모리를 제작하여 전기적 프로그래밍/지우기 특성과 우수한 데이터 보존 특성을 보고했습니다. Yun 등[18]은 조성이 다른 IGZO CTL을 가진 a-IGZO TFT 메모리의 특성을 조사하여 스퍼터링 증착 시 산소 분압(P_O2) 증가에 따라 메모리 윈도우가 감소함을 밝혔습니다. Bak 등[20]은 다양한 전도도의 ZnO CTL을 가진 a-IGZO TFT 메모리의 성능을 보고하며, ZnO CTL의 밴드갭 전자 구조 최적화가 고기능 산화물 TFT 메모리 구현의 핵심 요소 중 하나임을 추론했습니다. 앞서 언급한 산화물 반도체 CTL 기반 a-IGZO TFT 메모리들이 우수한 전기적 프로그래밍/지우기 속도를 보임에도 불구하고, 양극성 프로그래밍 특성과 산화물 반도체 CTL 내 서로 다른 전하의 포획 과정, 특히 양전하 포획 메커니즘은 아직 명확히 규명되지 않았습니다.

본 연구에서는 원자층증착된 ZnO 박막을 CTL로 사용하여 양극성 프로그래밍이 가능한 a-IGZO TFT 메모리를 제작했습니다. 증착 직후, O₂ 어닐링, N₂ 어닐링된 ZnO CTL을 가진 TFT 메모리 소자들의 양극성 프로그래밍 특성을 비교함으로써 ZnO 층 내 서로 다른 전하의 포획 과정을 논의했습니다. 그 결과 산소 빈자리 관련 결함이 a-IGZO TFT 메모리 소자의 양극성 프로그래밍 특성을 지배함을 밝혀냈습니다.

실험 방법

저항률 0.001~0.005 Ω·cm의 p형 Si (100) 웨이퍼를 표준 RCA 세정 공정으로 세정한 후 백 게이트로 사용했습니다. 이어서 250°C와 200°C에서 원자층증착(ALD)으로 35 nm Al₂O₃ 차단 층과 20 nm ZnO 전하 트래핑 층을 순차적으로 증착했습니다. ZnO 박막의 근방평균제곱(RMS) 표면 거칠기는 0.553 nm입니다. 이후 포토리소그래피와 습식 식각으로 ZnO CTL을 패터닝했습니다. 그 후 8 nm Al₂O₃ 터널링 층을 ALD로 증착했습니다. ZnO와 Al₂O₃ 증착에는 각각 디에틸아연(DEZ)/H₂O와 TMA/H₂O 전구체를 사용했습니다. 이후 실온에서 InGaZnO₄ 타겟을 사용한 고주파 마그네트론 스퍼터링으로 40 nm a-IGZO 채널 층을 증착했습니다. 폭(W)/길이(L) 100/10 μm의 활성 채널을 포토리소그래피와 묽은 HCl 식각으로 정의했습니다. 소스/드레인 전극은 Ti/Au(30 nm/70 nm)를 전자빔 증착 후 리프트오프 공정으로 형성했습니다. 마지막으로 모든 소자를 250°C O₂ 분위기에서 5분간 어닐링하여 성능을 향상시켰습니다. 전기적 특성 평가는 실온에서 반도체 파라미터 분석기(Agilent B1500A)로 수행했습니다. 문턱 전압(V_th)은 드레인 전류가 W/L×10^-9 A가 되는 게이트 전압으로 정의했습니다. ZnO 박막의 캐리어 농도는 실온에서 홀 효과 측정기(Ecopia HMS-3000)로 추출했습니다.

결과 및 논의

그림 1은 양의 게이트 바이어스와 음의 게이트 바이어스 프로그래밍 시 제작된 a-IGZO TFT 메모리 소자의 개략도입니다. 전기적 프로그래밍 시 백 게이트에 전기 펄스를 인가하고 소스/드레인 전극은 접지시킵니다. 그림 2는 다양한 조건에서 초기 메모리 소자의 프로그래밍 특성을 보여줍니다. 초기 소자는 On/Off 전류비 1.5×10⁷, 전계 효과 이동도 7.1 cm² V^-1 s^-1, 서브임계 스윙(SS) 0.67 V/dec을 나타냅니다. 80 ms 동안 다양한 양의 바이어스로 프로그래밍할 때, I_d-V_g 곡선이 프로그래밍 전압에 따라 점차 양의 바이어스 방향으로 이동하며, 프로그래밍 전압을 8 V에서 13 V로 높일 때 초기 소자 대비 ΔV_th가 1.3 V에서 4.8 V로 증가하며 12 V에서 포화 거동을 보입니다(그림 2a). 이러한 큰 ΔV_th는 n형 a-IGZO 채널로부터 상당량의 전자가 ZnO CTL로 주입됨을 시사합니다. 또한 프로그래밍 전압을 13 V로 고정하고 시간을 1 μs에서 30 ms로 늘릴 때 ΔV_th가 2 V에서 3.1 V로 서서히 증가합니다(그림 2c). 흥미롭게도 초기 소자를 음의 게이트 바이어스로 프로그래밍할 때 V_th가 음의 바이어스 방향으로 현저히 이동합니다(그림 2b). 80 ms 일정 시간 동안 프로그래밍 바이어스를 -8 V에서 -13 V로 높일 때 ΔV_th가 -5.2 V에서 -7.4 V로 확대됩니다. 심지어 -13 V/1 μs 조건에서도 ΔV_th가 -6.5 V에 달합니다(그림 2d). 이는 CTL에서 매우 많은 전자가 탈포되어 다량의 양전하가 남게 됨을 의미합니다.

그림 1. 양의 게이트 바이어스(a)와 음의 게이트 바이어스(b) 프로그래밍 시 a-IGZO TFT 메모리 소자의 단면 개략도.

그림 2. a-IGZO TFT 메모리 소자의 전달 곡선 및 프로그래밍 특성: (a) 80 ms 일정 시간에 다양한 양의 게이트 바이어스, (b) 80 ms 일정 시간에 다양한 음의 게이트 바이어스, (c) 13 V에서 다양한 프로그래밍 시간, (d) -13 V에서 다양한 프로그래밍 시간. 각 그림의 모든 곡선은 동일 소자에서 순차적 프로그래밍 후 측정됨.

ZnO 층의 전하 트래핑 효과를 이해하기 위해 ZnO CTL이 없는 a-IGZO TFT를 제어 소자로 제작해 비교했습니다. 그림 3은 제어 소자의 다양한 양/음 바이어스 프로그래밍 시 전달 특성입니다. 프로그래밍 전압 극성과 크기에 관계없이 뚜렷한 ΔV_th가 관측되지 않아, 메모리 소자의 뚜렷한 ΔV_th가 ZnO CTL에 기인함이 확인되었습니다. IGZO는 본질적 n형 반도체이므로 양의 게이트 바이어스(예: +9 V) 시 채널 전자가 ZnO CTL로 쉽게 주입됩니다. 그러나 음의 프로그래밍 바이어스 인가 시 a-IGZO 채널은 공핍 상태가 되고 정공 전도는 거의 일어나지 않습니다[15]. 이 경우 채널로부터의 정공 주입으로 프로그래밍할 수 없으므로, 초기 ZnO CTL에 고유하게 존재하는 전자의 탈포에 의한 전기적 프로그래밍만이 가능합니다. 실제로 실험 결과 음의 게이트 바이어스에서도 쉽게 프로그래밍됨이 확인되었습니다(그림 2d). 그림 4는 P/E 사이클에 따른 내구성 특성입니다. 11 V/1 ms 프로그래밍과 -9 V/10 μs 지우기 조건에서 10³ 사이클 후 3.7 V의 메모리 윈도우를 보이며, 12 V/1 ms 프로그래밍과 -12 V/10 μs 지우기 조건에서는 10³ 사이클 후 7.2 V의 큰 메모리 윈도우를 달성합니다. 표 1은 다양한 a-IGZO TFT 메모리의 프로그래밍/지우기 특성 비교[14, 22, 23]입니다. 본 소자는 프로그래밍 효율에서 두드러진 우위는 없으나, 더 낮은 바이어스(-12 V)와 훨씬 짧은 시간(10 μs)에도 훨씬 높은 지우기 효율을 보입니다.

그림 3. ZnO CTL 없는 a-IGZO TFT 소자의 전달 곡선: (a) 80 ms 일정 시간에 다양한 양의 게이트 바이어스, (b) 80 ms 일정 시간에 다양한 음의 게이트 바이어스.

그림 4. a-IGZO TFT 메모리 소자의 P/E 사이클에 따른 내구성 특성.

초기 ZnO CTL에서 탈포되는 전자의 기원을 규명하기 위해 다양한 후처리된 ZnO CTL을 가진 a-IGZO TFT 메모리 소자들을 비교했습니다. 그림 5는 서로 다른 ZnO CTL을 가진 소자들의 프로그래밍 전압에 따른 ΔV_th 의존성입니다. 증착 직후 및 N₂ 어닐링된 ZnO CTL 소자는 전압 극성에 관계없이 프로그래밍 전압 증가에 따라 ΔV_th 절대값이 유사하게 증가하는 경향을 보입니다. 그러나 O₂ 어닐링된 ZnO CTL 소자는 동일 조건에서 ΔV_th 절대값이 유의미하게 감소합니다(13 V/80 ms에서 2 V, -12 V/1 μs에서 3 V 감소). 또한 양/음 게이트 바이어스 모두에서 포화 프로그래밍 거동이 관측되는데, 이는 CTL 내 트랩 중심의 수가 제한적이기 때문으로 보입니다. 요약하면 250°C O₂ 어닐링은 ZnO 박막 내 트랩 중심 수를 감소시켜 전하 트래핑 용량을 낮춥니다.

그림 5. 서로 다른 후처리 ZnO CTL을 가진 a-IGZO TFT 메모리 소자의 문턱 전압 변화: (a) 80 ms 일정 시간에 양의 프로그래밍 전압, (b) 1 μs 일정 시간에 음의 프로그래밍 전압. 각 조건당 5개 소자 측정.

후처리가 ZnO 박막 특성에 미치는 영향을 조사하기 위해 홀 효과 측정과 XPS로 증착 직후 및 후처리된 ZnO 박막을 분석했습니다. 그림 6과 같이 250°C N₂ 어닐링 ZnO 박막의 캐리어 농도는 4.4×10¹⁹ cm^-3으로 증착 직후 박막(4.5×10¹⁹ cm^-3)과 거의 유사하나, 250°C O₂ 어닐링 박막은 1.8×10¹⁸ cm^-3으로 현저히 감소합니다. n형 ZnO 반도체 박막의 고유 도너는 산소 빈자리임이 보고되어 있습니다[24]. Kwon 등[25]도 ALD ZnO 박막의 O/Zn 원자 비율이 증착 온도 70~130°C 증가 시 0.90에서 0.78로 점차 감소함을 보고하여 ALD ZnO 박막 내 산소 빈자리 존재를 뒷받침했습니다. 따라서 O₂ 어닐링에 의한 캐리어(전자) 농도 감소는 ZnO 박막 내 산소 빈자리 감소와 관련이 있습니다. 또한 고분해능 O1s XPS 스펙트럼 분석(그림 7)에서 530.0, 531.6, 532.4 eV에 중심을 둔 세 피크는 각각 Zn²⁺과 결합된 O^2- 이온(O1), 산소 빈자리(O2), 화학 흡착된 산소 원소(-OH 등)(O3)에 대응됩니다[26]. 증착 직후 박막 대비 O₂ 어닐링 시 O2의 상대 비율이 2.1% 감소하나, N₂ 어닐링 시에는 거의 변화가 없습니다. 이는 O₂ 어닐링이 ZnO 박막 내 산소 빈자리를 패시베이션하지만 N₂ 어닐링은 그렇지 않음을 보여주며, 산소 빈자리와 캐리어 농도 간 상관관계를 추가로 확인시켜 줍니다.

그림 6. 증착 직후 ZnO 박막과 다양한 조건 어닐링 박막의 캐리어 농도.

그림 7. 증착 직후 ZnO 박막과 250°C O₂, N₂ 어닐링 박막의 고분해능 O1s XPS 스펙트럼. O1, O2는 각각 Zn²⁺과 결합된 O^2- 이온과 산소 빈자리, O3은 화학 흡착 산소 원소(-OH 등). 모든 시료는 의도치 않은 표면 오염 제거를 위해 in situ Ar 이온 빔 에칭 수행.

앞선 실험 결과를 종합하면, 초기 메모리 소자의 프로그래밍 특성은 ZnO CTL 내 산소 빈자리 관련 결함 농도에 의해 지배됩니다. 즉, ZnO 박막 내 산소 빈자리가 양전하와 음전하 포획을 위한 주요 트랩 중심 역할을 합니다. ZnO 내 산소 빈자리 관련 결함에는 중성 산소 빈자리(V_O), 단일 이온화 산소 빈자리(V_O⁺), 이중 이온화 산소 빈자리(V_O²⁺)가 있으며, 이들의 에너지 준위는 ZnO 전도대 하단 아래 각각 0.02-0.04, 0.3-0.45, 0.61 eV에 위치합니다[27, 28]. 본 실험에서 증착 직후 ZnO 박막이 높은 전자 농도를 보이므로, 얕은 도너 역할을 하는 중성 산소 빈자리(V_O) 농도가 이온화된 산소 빈자리(V_O⁺, V_O²⁺)보다 훨씬 높을 것으로 예상됩니다. 양의 게이트 바이어스 프로그래밍 시 a-IGZO 채널 축적층의 전자가 파울러-노르드하임(F-N) 터널링 메커니즘으로 ZnO 층에 주입되며(그림 2a에서 프로그래밍 전압 증가에 따른 점진적 ΔV_th 증가로 입증), 이 전자들은 V_O⁺와 V_O²⁺의 깊은 준위에 우선적으로 포획됩니다(그림 8a). 이로 인해 V_th가 양의 바이어스 방향으로 이동합니다. 물론 산소 빈자리 외 다른 결함도 전자를 포획할 수 있으나, 실험 데이터는 산소 빈자리가 전자 포획뿐만 아니라 양전하 포획에도 결정적 역할을 함을 보여줍니다(그림 5). 음의 프로그래밍 전압 인가 시 초기 ZnO CTL의 중성 산소 빈자리(V_O)가 가장 얕은 에너지 준위[27, 28]로 인해 주로 전자를 내놓으며, 방출된 전자는 ZnO CTL에서 채널로 터널링 되어 양전하를 띤 산소 빈자리(예: V_O⁺)가 추가로 형성됩니다(그림 8b). 이로 인해 V_th가 음의 바이어스 방향으로 이동합니다(그림 2b). 또한 초기 ZnO CTL에 중성 산소 빈자리(V_O) 농도가 높아, 음의 게이트 바이어스에서 양의 게이트 바이어스보다 훨씬 높은 프로그래밍 효율을 보입니다. 예컨대 -13 V/1 μs 프로그래밍 후 |ΔV_th|는 6.5 V(그림 2d)이나, +13 V/1 μs에서는 ΔV_th가 2 V에 불과합니다(그림 2c). 이는 전자가 전자의 경우 V_O 농도에, 후자의 경우 V_O⁺와 V_O²⁺ 농도에 주로 의존하기 때문입니다.

그림 8. (a) 양의 게이트 바이어스, (b) 음의 게이트 바이어스 프로그래밍 시 a-IGZO TFT 메모리 소자의 에너지 밴드 다이어그램. V_O, V_O⁺, V_O²⁺는 각각 중성, 단일 이온화, 이중 이온화 산소 빈자리를 나타냄.

결론

요약하면, 원자층증착 ZnO CTL을 가진 양극성 프로그래밍 가능 a-IGZO TFT 메모리를 제작했습니다. 양의 게이트 바이어스 프로그래밍 대비 음의 게이트 바이어스 프로그래밍이 훨씬 높은 효율을 보입니다. 이는 전압 극성 의존적 프로그래밍 시 서로 다른 산소 빈자리 결함이 작용하기 때문입니다. 즉, 양의 바이어스 프로그래밍 시 깊은 준위의 V_O⁺와 V_O²⁺가 전자 포획에 핵심 역할을 하고, 음의 바이어스 프로그래밍 시 얕은 준위의 V_O가 주로 전자를 내놓으며 양전하를 띤 산소 빈자리 생성을 유도합니다.

데이터 및 재료 가용성

본 원고의 결론을 뒷받침하는 데이터셋은 원고 내에 포함되어 있습니다.

약어

a-IGZO:

비정질 인듐-갈륨-아연-산화물

ALD:

원자층증착

CTL:

전하 트래핑 층

TFT:

박막 트랜지스터

XPS:

X선 광전자 분광법