이중층 CeO₂₋ₓ/ZnO 헤테로구조 및 전기성형 극성이 비휘발성 메모리 소자의 저항 스위칭 성능에 미치는 영향

요약

상온 RF 마그네트론 스퍼터링을 통해 Ti 상부/ Pt 하부 전극 메모리 셀에 이중층 CeO₂₋ₓ/ZnO 및 ZnO/CeO₂₋ₓ 헤테로구조를 제작했습니다. 두 층 모두 n형 반도체임에도 불구하고, 소자의 저항 스위칭(RS) 특성은 헤테로구조의 적층 순서와 전기성형 시 사용된 극성에 강하게 의존합니다. 전기성형 극성은 필요한 전기성형 전압, 사이클 간 내구성(~10² 사이클), ON/OFF 저항 비율 등 주요 지표에 영향을 미칩니다. CeO₂₋ₓ/ZnO 적층 구조를 가진 소자는 상부 및 하부 계면 모두에서 쇼트키 장벽이 형성되어 견고한 RS 거동을 보입니다. 고저항 상태(HRS)에서는 고전계 영역에서 쇼트키 방출이 전하 수송을 지배합니다. 저저항 상태(LRS)와 HRS의 온도 의존성 연구는 산소 공공으로 구성된 전도성 필라멘트의 생성과 파열에서 스위칭이 기인함을 확인시켜줍니다.

배경

기존 플래시 메모리는 물리적 한계에 다가서고 있어 차세대 비휘발성 메모리 탐색이 시급합니다. 저항 랜덤 액세스 메모리(RRAM)는 높은 확장성, 긴 데이터 보존, 서브나노초 스위칭, 낮은 전력 소비, 단순한 금속-산화물-금속(MOM) 구조 덕분에 유력한 후보로 떠오르고 있습니다.

RRAM 셀은 양극성 저항 스위칭(BRS) 또는 단극성 스위칭(URS)을 보이며, 인가 전압 스윕에 따라 저저항 상태(LRS)와 고저항 상태(HRS) 사이를 전환합니다. 이 전환의 신뢰성은 균일한 SET/RESET 전압과 전류 레벨에 달려 있으며, 이는 유전체 특성, 전극 일함수, 제조 공정에 의해 결정됩니다. 스위칭 메커니즘은 크게 벌크 한정(유전율 구동) 및 계면 한정(금속-유전체 계면에서의 전자 상관관계)으로 분류됩니다.

세리아(CeO₂)는 큰 유전율(~26), 낮은 기브스 자유 에너지(−1024 kJ mol⁻¹), 이중 산화 상태(Ce⁴⁺ ↔ Ce³⁺), 비화학양론적 CeO₂₋ₓ에서의 높은 산소 공공 농도 덕분에 RS 응용에 매력적입니다. 산화아연(ZnO)은 넓은 밴드갭, 광학적 투명성, 높은 저항률(10⁵ Ω cm), 풍부한 결함 화학을 지닌 반도체로 RRAM 유전체로 널리 선택됩니다.

CeO₂₋ₓ/ZnO 또는 ZnO/CeO₂₋ₓ 같은 이중층 구조는 전기성형 및 SET/RESET 전압을 낮추고, 스위칭 균일성을 개선하며, 내구성을 향상시키는 것으로 나타났습니다. 그러나 헤테로구조 적층 순서와 전기성형 극성이 RS 거동에 미치는 영향을 체계적으로 연구한 사례는 드뭅니다.

본 연구에서는 Ti/CeO₂₋ₓ/ZnO/Pt 및 Ti/ZnO/CeO₂₋ₓ/Pt 소자를 비교 분석하여, 소자 구조와 전기성형 극성이 RS 성능, 내구성, 보존 특성을 어떻게 결정하는지 밝힙니다.

방법

두 가지 소자 스택을 제작했습니다: Ti/CeO₂₋ₓ/ZnO/Pt 및 Ti/ZnO/CeO₂₋ₓ/Pt. 첫 번째 스택의 경우, 상용 Pt/Ti/SiO₂/Si 기판 위에 10 nm ZnO 박막을 상온에서 스퍼터링했습니다(75 W RF 전력, ~10 mTorr Ar/O₂ 6:18, 24 sccm). 이어서 동일한 조건으로 ZnO 위에 5 nm CeO₂₋ₓ 층을 증착했습니다. 직경 150 µm의 원형 Pt/Ti 상부 전극을 섀도 마스크를 이용한 DC 스퍼터링으로 패터닝했습니다. 두 번째 스택은 층 순서만 반대로 하여 동일하게 제작했습니다. 모든 소자는 Agilent B1500A 파라미터 분석기로 특성 평가했으며, 단면 HRTEM 이미징은 JEM-2001F 현미경으로 수행했습니다.

결과 및 논의

소자 구조 및 전기성형

그림 1은 두 헤테로구조 소자의 개략도를 보여줍니다. 전류-전압(I-V) 측정 결과 전형적인 양극성 RS 거동이 확인되었습니다. Ti/CeO₂₋ₓ/ZnO/Pt에서 +2 V 스윕 시 0.6 V에서 급격한 전류 증가가 나타나 필라멘트 형성과 전압 제거 후에도 지속되는 ON 상태를 지시합니다. 이후 음극 스윕으로 HRS가 복원되고, 양극 스윕으로 다시 LRS로 돌아갑니다.

음극 전기성형 전압을 인가할 경우, 전도성 경로 형성을 위해 더 큰 크기(−5.6 V)가 필요하며 HRS로 복귀하지 못해 비가역적 필라멘트 형성을 시사합니다. 따라서 Ti/CeO₂₋ₓ/ZnO/Pt 소자는 신뢰성 있는 비휘발성 동작을 위해 양극 전기성형이 필수적입니다.

반면 Ti/ZnO/CeO₂₋ₓ/Pt 소자는 양극과 음극 모두에서 전기성형이 가능합니다. 양극 전기성형(0 → +4 V)은 +3 V에서 필라멘트를 생성하며, 이후 SET/RESET 사이클은 ±2 V에서 발생합니다. 음극 전기성형(0 → −3.5 V) 역시 가역적 스위칭을 보이며, SET는 −2.5 V, RESET은 +1.5 V에서 일어납니다. 전기성형 및 SET 시 1 mA 순응 전류를 사용하여 영구적 파괴를 방지했습니다.

스위칭 균일성

SET 및 RESET 전압의 누적 확률 분포(그림 3)는 Ti/CeO₂₋ₓ/ZnO/Pt가 Ti/ZnO/CeO₂₋ₓ/Pt보다 더 좁은 분포를 보여 우수한 전압 균일성을 입증합니다. 평균 전기성형 전압은 CeO₂₋ₓ/ZnO 스택에서 현저히 낮으며, SET/RESET 전압은 미미한 차이만 보입니다. 이 거동은 ZnO와 CeO₂₋ₓ 간의 낮은 기브스 자유 에너지 차이에 부합하며, 산소 공공 이동을 용이하게 하고 동작 전압을 낮춥니다.

내구성

0.2 V에서 내구성 테스트 결과, 양극 전기성형된 Ti/CeO₂₋ₓ/ZnO/Pt 소자는 Ti/CeO₂₋ₓ 계면의 쇼트키 장벽 형성 덕분에 ~10의 메모리 윈도우를 10² 사이클 동안 유지합니다. 음극 전기성형된 Ti/ZnO/CeO₂₋ₓ/Pt 소자는 양극 전기성형된 것보다 우수한 내구성(~10² 사이클)을 보이며, 후자는 Ti/ZnO 계면에 쇼트키 장벽이 없어 ON/OFF 구분이 불량합니다.

보존 특성

두 헤테로구조 모두 0.2 V 읽기 펄스 하에서 실온에서 최소 10⁴초 동안 안정적인 HRS 및 LRS 저항을 유지하여 전원 없이도 견고한 데이터 보존을 입증합니다.

전도 메커니즘

고전계 I-V 곡선은 두 스택 모두에서 쇼트키 방출 모델(ln I 대 √V 선형성)에 부합하여 계면 한정 수송을 확인합니다. 온도 의존성 측정(200–300 K)은 LRS에서 금속적 거동(저항이 T에 따라 증가), HRS에서 반도체적 거동(저항이 T에 따라 감소)을 보입니다. 아레니우스 플롯에서 추출한 활성화 에너지(~0.092 eV)는 산소 공공의 이온화 에너지와 일치하여 공공-필라멘트 스위칭 모델을 뒷받침합니다.

밴드 정렬 및 스위칭 역학

에너지 밴드 다이어그램(그림 7)은 ZnO(4.35 eV)와 CeO₂(3.33 eV) 일함수 간 1.02 eV 차이를 보여주며, CeO₂에서 ZnO로의 전자 이동을 유도합니다. Ti/CeO₂₋ₓ/ZnO/Pt에서 양극 바이어스는 산소 이온을 CeO₂₋ₓ/Pt 계면으로 끌어당겨 필라멘트를 형성하고, 음극 바이어스에서 파열시킵니다. Ti/ZnO/CeO₂₋ₓ/Pt에서는 Ti/ZnO 계면에 쇼트키 장벽이 없어 양극 바이어스 시 내구성이 저하되며, 음극 바이어스에서 신뢰성 있는 스위칭이 복원됩니다.

종합적으로 헤테로구조 적층 순서와 전기성형 극성이 RS 성능을 결정적으로 좌우하며, CeO₂₋ₓ/ZnO 스택은 양극 전기성형 시 더 낮은 전기성형 전압과 우수한 내구성을, ZnO/CeO₂₋ₓ 스택은 음극 전기성형 시 최적의 성능을 보입니다.

결론

이중층 CeO₂₋ₓ/ZnO 및 ZnO/CeO₂₋ₓ 헤테로구조와 전기성형 극성의 부호가 저항 스위칭 특성에 유의미한 영향을 미침을 보였습니다. Ti/CeO₂₋ₓ/ZnO/Pt 소자는 양극 바이어스 하에서 TiO 계면층 형성의 이점을 얻으며, Ti/ZnO/CeO₂₋ₓ/Pt 소자는 음극 바이어스 하에서 CeO₂₋ₓ를 산소 저장소로 활용합니다. 두 구성 모두 HRS에서 쇼트키 방출 한정 전도와 공공-필라멘트 스위칭 메커니즘을 보여 고내구성, 저전압 RRAM 셀 개발에 유망한 경로를 제시합니다.