선제적 조기 탐지 회로로 백필 콘택트 RRAM 어레이 내구성 대폭 향상

요약

첨단 CMOS 모듈용 임베디드 비휘발성 저장 솔루션으로 가장 유망한 저항성 램(RRAM)의 응용은 내구성(사이클 수명)에 크게 의존합니다. 상세 분석을 통해 노이즈 유형, 필라멘트 구성, 사이클링 테스트 중 리셋 실패 발생 사이의 연관성을 규명했습니다. 또한 리셋 복구 처리로 RRAM의 사이클 수명을 복원할 수 있음을 입증했습니다. 어레이 내 취약 셀을 조기 탐지하는 회로도 제안해 RRAM 어레이의 전체 내구성을 추가로 향상시켰습니다. 이 기술로 RRAM 수명을 실패 비트 없이 10k 사이클 이상으로 연장할 수 있습니다.

서론

최근 단순한 구조, 우수한 확장성, 첨단 CMOS 공정과의 높은 호환성 덕분에 RRAM이 임베디드 비휘발성 메모리 모듈 구현의 핵심 기술로 부상했습니다. 높은 사이클 수명을 가진 RRAM은 비휘발성 데이터를 더 자주 업데이트해야 하는 컴퓨팅-인-메모리 및 뉴로모픽 시스템 등으로 응용이 확장될 수 있습니다.

RRAM 박막의 상태 전환은 산소 공공(Vₒ)의 생성/재결합을 통해 전도성 필라멘트(CF)의 형성/파괴를 제어함으로써 이루어진다고 알려져 있습니다. 많은 연구에서 CF 형성 시 확률적 메커니즘이 사이클링 테스트 중 비트 실패의 근본 원인 중 하나임이 밝혀졌습니다. 세트에 실패한 셀에서는 리셋 동작 중 과도한 Vₒ 재결합으로 잔여 CF와 상부 전극 간 터널링 갭이 넓어져 갭 영역 전기장이 약해지고 Vₒ 생성이 저하됩니다. 반대로 세트 동작 중 과도한 Vₒ 생성으로 CF가 과도하게 성장하면 리셋 실패의 주원인이 됩니다. 또한 사이클링 중 예상치 못한 산소 이온 고갈로 저항 윈도우가 닫히는 현상도 보고되었습니다. Vₒ 생성/소멸의 확률적 공정 효과를 완화하기 위한 다양한 방안이 제안되었습니다. 상승/하강 시간이 긴 펄스는 각각 세트 동작 중 Vₒ 생성을 줄이고 리셋 공정 중 산소 이온 소모를 감소시킵니다. Chen 등은 펄스 진폭 조절법으로 세트/리셋 동작 균형을 맞추는 방안을 제안했습니다. 펄스 조건 조절 외에 내구성 실패 후 강한 세트/리셋 전기적 복구 처리로 셀을 복원해 재사이클링할 수 있다는 보고도 있습니다. 복구 동작 빈도 증가가 전체 사이클링 내구성 향상에 기여함도 밝혀졌습니다. 하지만 사이클링 중 전체 어레이에 주기적 복구를 수행하면 전력 오버헤드와 구현상 어려움이 큽니다. 따라서 사이클 실패 직전의 약한 셀을 찾아내 선별적, 적시에 복구하는 것이 건강한 셀에 불필요한 처리를 피하면서 사이클 수명을 개선하는 데 필수적입니다.

이전 연구에서 리셋 효율이 낮은 셀이 CF 지형과 연관되며, 랜덤 텔레그래프 노이즈가 CF 유형과 연관되어 사이클링 스트레스 후 CF 변화를 반영함을 발견했습니다. 본 연구에서는 읽기 전류 특성으로 어레이 내 약한 소자를 조기 탐지하는 새로운 회로를 제안했습니다. 또한 탐지된 취약 셀을 예방적으로 강화하는 리셋 복구 동작도 도입했습니다. 조기 탐지와 선별적 CF 강화 동작을 적용해 세트/리셋 사이클 수명을 크게 개선하는 데 성공했습니다.

실험 방법

0.18 μm CMOS 로직 공정으로 제작된 16 × 16 백필 콘택트 저항성 램(BCRRAM) 어레이에서 RRAM 내구성 통계 분석을 수행했습니다. 그림 1 레이아웃과 같이 BCRRAM의 저장 노드는 NOR형 어레이에서 셀 선택용 n채널 트랜지스터와 직렬 연결됩니다. BCRRAM의 TMO 박막 물성을 심층 분석하기 위해 JEOL JEM-2800 투과전자현미경(200 keV)으로 TEM 분석을 수행했습니다. 소스 라인(SL) 방향의 BCRRAM 어레이 단면 TEM 이미지는 그림 2에 있습니다. 백필 유전체 박막 두께 제어가 우수해 균일한 전이 금속 산화물(TMO) 층을 얻을 수 있습니다. RRAM 박막 깊이 방향의 원소 조성 분석은 에너지 분산형 X선 분광법(EDX)으로 수행했으며(Fig. 3), BCRRAM 셀의 TMO 박막이 TiN/TiON/SiO₂ 적층 구조임을 확인했습니다. 전기적 분석은 반도체 파라미터 분석기와 펄스 발생기로 수행했습니다. BCRRAM의 DC 포밍/세트/리셋 특성은 그림 4a에, 50회 DC 세트/리셋 사이클 후 10배 읽기 전류 윈도우 유지는 그림 4b에 나타냈습니다. 저저항 상태(LRS)/고저항 상태(HRS)는 각각 5 μA/0.5 μA로 설정했습니다.

결과 및 고찰

사이클 수명 및 리셋 복구 방안

BCRRAM의 사이클링 내구성은 최적화된 증분 스텝 펄스 프로그래밍(ISPP) 알고리즘(Fig. 5a)으로 평가했습니다. 각 스트레스 펄스 후 BCRRAM 상태를 검증해 다음 세트/리셋 동작의 V_WL/V_SL 증가 여부를 결정했습니다. 그림 6a에서 20 μs 세트/리셋 시간(Fig. 6b) 내 안정적인 읽기 전류 윈도우가 1k 사이클까지 유지됨을 확인했습니다. 그러나 사이클 수가 1000을 넘으면 목표 HRS 도달에 필요한 리셋 시간이 점차 증가했고, 결국 대부분의 셀이 리셋 시간을 60 μs로 늘려도 LRS에 고착되었습니다. 사이클링 중 리셋 열화의 근본 원인을 규명하기 위해 읽기 전류에서 발견되는 저주파 노이즈(LFN)를 분석했습니다. LFN은 CF 특성을 반영하는 지표로 보고된 바 있습니다. 이전 연구에서 TMO 층 내 CF 밀도가 다른 셀들은 읽기 전류에서 뚜렷한 노이즈 스펙트럼 차이를 보였습니다. 그림 7a, b와 같이 읽기 전류의 LFN 스펙트럼 특성에 따라 셀을 '건전(healthy, 낮은 CF 밀도)'과 '취약(weak, 다중 미세 CF)' 두 그룹으로 분류할 수 있습니다. 건전 셀이 더 강건해 더 많은 사이클링 스트레스를 견딥니다. 사이클링 테스트 중 셀의 주요 실패 메커니즘을 연구하기 위해 BCRRAM 소자의 LFN을 모니터링했습니다. 그림 6c 요약처럼 셀 유형과 사이클 수 사이에 강한 상관관계가 있음을 발견했습니다. 사이클링 후 TMO 층 내 다중 전도 경로를 가진 취약 셀 비율이 크게 증가했으며, 이는 분산된 CF에서 비효율적인 가열로 리셋 공정이 느려지기 때문으로 보입니다. 따라서 리셋 동작 내구성 실패는 다중 전도 경로 생성에 기인합니다. ISPP 테스트 외에도 일정 전압 스트레스 후 다양한 CF 생성 현상도 보고되었습니다. 고정된 세트/리셋 조건으로 불필요한 CF가 생성되어 셀이 점차 HRS로 복귀하는 능력을 잃게 됩니다. 리셋 실패 후 셀을 복구하려면 TMO 층 내 불필요한 CF를 강한 리셋 복구 펄스(Fig. 5a 조건: V_WL=1.2V, V_SL=2V, 펄스 폭 50 μ스)로 제거해야 합니다. 그림 6a에서 보듯 적절한 리셋 복구 처리로 읽기 전류 윈도우와 사이클 수명을 복원할 수 있습니다. 그러나 그림 6b에서 10k 사이클 이상을 경험한 셀에서는 리셋 복구 펄스가 더 자주 필요하며, 장기 사이클링 스트레스 후 일부 셀에서는 복구 동작이 무효화되어 CF가 복구 불가능한 수준으로 손상됨을 알 수 있습니다.

그림 6c에서 관찰된 셀 노이즈 특성의 변화는 셀 유형이 완전 실패 전 취약 셀을 수리하기 위한 조기 개입의 유용한 지표임을 시사합니다. 따라서 동작 중 노이즈 특성으로 셀 유형을 구분하는 것은 CF 강화를 위한 조기 개입 실현의 핵심 요소입니다.

조기 탐지 회로

TMO 층 내 CF가 많은 셀은 읽기 전류가 다중 저항 상태 사이에서 변동합니다. 반면 RRAM 박막 내 하나의 우세한 CF를 가진 셀은 전류가 두 개의 뚜렷한 상태 사이에서 반복적으로 점프하며, 이는 건전 셀의 지표가 됩니다. 따라서 읽기 전류의 중간 상태 개수로 완전 실패 전 취약 셀을 식별할 수 있습니다. 그림 5b 알고리즘과 같이 취약 셀을 조기 탐지하고 완전 실패 전 복구하기 위해 셀의 샘플링 전류를 탐지 회로에 입력합니다. 진단 후 확인된 취약 셀에 복구 동작을 수행합니다. 이를 위한 두 가지 탐지 회로를 제안하고 논의합니다.

첫 번째는 버퍼 게이트(BG) 방식 탐지 회로입니다(Fig. 8a). BCRRAM 셀의 샘플링 전류를 미러링하고 커패시터로 필터링해 평균 레벨을 설정한 후 양쪽 차이를 증폭합니다. 중간 상태가 있는 셀에서는 증폭된 차이가 0.55 V와 0.45 V 사이에서 약간 변동합니다. 반면 단일 우세 CF를 가진 건전 셀에서는 읽기 전류가 두 레벨 사이를 오가며 탐지 회로를 통과하면 출력이 하이/로우 전압 레벨로 밀립니다. 그림 8b처럼 적절한 천이 전압을 가진 두 BG와 XOR 로직 게이트로 서로 다른 로직 상태를 생성합니다. 중간 상태 RTN을 보이는 셀에서는 출력 전압(V_out)이 로우 전압 상태(V_L) 대신 하이 전압 상태(V_H)에 래치됩니다. LFN으로 건전/취약 셀로 1차 분류한 셀들을 탐지 회로에 입력했을 때 XOR 출력의 하이 상태 확률(P_H) 대 로우 상태 확률(P_L) 비율을 그림 8c에 정리했습니다. 읽기 전류에 다중 레벨이 있는 취약 셀에서는 XOR 출력의 더 큰 부분이 하이 상태에 머무릅니다. 반면 단일 우세 CF와 뚜렷한 저항 레벨을 가진 건전 셀에서는 XOR 출력이 로우 전압 상태에 머무를 확률이 높습니다.

두 번째는 슈미트 트리거(ST) 방식 탐지 회로입니다(Fig. 9a). 상/하 트리거를 각각 0.65 V/0.35 V, 0.55 V/0.45 V로 설계한 두 개의 슈미트 트리거를 사용해 읽기 전류가 중간 상태에 있을 확률을 찾습니다. 출력 전압(Fig. 9b)은 읽기 전류가 중간 상태일 때 하이가 됩니다. ST 방식에서 XOR 출력의 하이/로우 레벨 비율을 그림 9c에 정리했습니다. 탐지 출력이 취약 셀에서 건전 셀보다 하이 상태(V_H)에 머무를 확률이 더 높습니다.

LFN 특성으로 1차 분류된 두 그룹 셀에 대한 탐지 회로 출력의 하이 상태 비율을 비교해 탐지 성공률을 조사했습니다(Fig. 10a, b). BG 탐지 회로에서 P_H/P_L 비율 2.3 이상을 취약 셀 기준으로 정의했을 때, 취약 셀의 70%를 성공적으로 포착하면서 30% 거짓 양성이 발생했습니다. ST 방식에서는 P_H/P_L 비율 > 0.25를 기준으로 할 때 커버리지 60%에 거짓 양성 50%로, BG 방식보다 효과적이지 못했습니다. 그림 10c 비교에서 BG 방식이 더 높은 커버리지와 낮은 거짓 양성률을 보임을 확인했습니다.

BG 방식의 높은 커버리지 덕분에 내구성 실패 위험이 높은 취약 셀을 탐지해 조기 개입을 개시하는 데 활용했습니다. 다양한 복구 개입을 경험한 셀의 사이클링 특성을 비교했습니다(Fig. 11a). 개입 없이 사이클링 테스트 시 셀은 2k 사이클만 지속되었습니다. 리셋 실패 후 복구 펄스를 적용하면 수천 사이클 연장되지만, 대부분 8k 사이클을 넘지 못했습니다. BG 조기 탐지 회로로 사이클링 실패 전 어레이 내 취약 셀을 탐지하고 복구 펄스를 적용하면, 대부분의 BCRRAM 셀 내구성이 40k 사이클 이상으로 대폭 연장되었습니다. 16 × 16 메모리 어레이에서 15% 셀이 서로 다른 방식으로 리셋 복구 처리를 필요로 하는 비율을 비교했습니다(Fig. 11b). BG 탐지 방식에서는 10k 사이클 전에 더 많은 셀이 복구 필요하지만, 50k 사이클 테스트 내내 비율이 상대적으로 안정적입니다. 반면 리셋 실패 후 복구하는 비교 그룹에서는 사이클링 스트레스에 따라 복구 필요 셀 비율이 증가해 속도와 전력 면에서 더 큰 오버헤드를 유발합니다.

탐지 회로와 리셋 복구 덕분에 BCRRAM 사이클 수명이 효과적으로 연장되었습니다. BG 탐지 회로의 커버리지가 70%에 달하지만 일부 취약 셀은 식별되지 않습니다. 커버리지 향상이 BCRRAM 어레이 전체 내구성 추가 향상의 한 경로로 보입니다. 탐지 회로 설정을 추가 조정해 거짓 음성률을 낮추고 커버리지를 높일 수 있습니다. 또한 리셋 복구를 최적화해 BCRRAM의 사이클링 능력을 더 잘 복원할 수 있습니다.

결론

본 연구에서 LFN, CF 지형, 사이클링 중 리셋 실패 간의 상관관계를 규명했습니다. 또한 BCRRAM 어레이에 리셋 복구 처리를 구현해 리셋 실패를 복원했습니다. 취약 셀을 선별해 조기 복구 개입을 위해 BG 방식과 ST 방식 두 가지 탐지 회로를 제안하고 조사했습니다. 더 높은 커버리지를 가진 BG 방식을 BCRRAM 어레이에 적용해 내구성을 개선했습니다. 새로 제안된 BG 탐지 회로와 조기 탐지 개시 리셋 복구 동작으로 10k 회 이상 사이클링 내구성 대폭 향상을 입증했습니다.