저항성 랜덤 액세스 메모리(RRAM) 셀 변동성은 고밀도 RRAM 어레이 개발의 핵심 과제 중 하나입니다. 저항 스위칭 중 변동성 소스는 전이 금속 산화물 박막마다 다르지만, 확률적 산소 공공 생성/재결합이 지배적 원인으로 여겨집니다. 실험 데이터 분석을 통해 접촉형 RRAM 셀의 초기 상태와 후속 스위칭 특성을 연결하는 확률적 모델을 수립했습니다. 전도 네트워크 모델과 트랩 보조 터널링 메커니즘을 결합하여 RRAM 유전체 박막 내 고유 산소 공공 농도와 분포 영향을 몬테카를로 시뮬레이션으로 입증. 접촉형 RRAM 어레이 측정 데이터가 무작위 분포 고유 공공 기반 모델 예측 특성과 잘 일치. 포밍 특성과 초기 상태 간 강한 상관관계 검증, 포밍 거동을 프리포밍 산소 공공과 연결. 본 연구는 접촉형 RRAM 소자 변동성 소스에 대한 포괄적 이해와 후속 RRAM 상태 변동성 완화 리셋 트레이닝 방안 제공.
저항성 랜덤 액세스 메모리(RRAM)는 저전력, 고속 프로그램/소거, CMOS 로직 공정 우수 호환성 등 바람직 특성으로 유망한 비휘발성 데이터 저장 솔루션. 그러나 현 최첨단 CMOS 회로에 RRAM 메모리 어레이 쉽게 구현하려면 여전히 많은 장애물 존재. 대용량 RRAM 어레이 핵심 과제 중 하나는 셀 간 및 셀 내 변동. 산소 공공(Vo-) 확률적 생성/재결합 과정 기술 모델 및 시뮬레이션 다수 제안. Kim과 Brivio는 단극성, 양극성 RRAM 대표 전기 특성 모방 위해 랜덤 회로 차단기 네트워크 모델 제안. 그러나 이들 연구 저항값 상수 설정, RRAM 박막 내 전자 수송 미고려. 게다가 선행 모델들이 RRAM 확률적 과정을 단일 소자 레벨 논의, 통계적 분석 대신 어레이 내 RRAM 거동 변동성 충분히 다루지 못함. 제조 중 유전체 박막 결함 존재 오랫동안 연구되어 왔으나 RRAM 저항 스위칭 특성 영향 여전히 종합 분석 필요. 본 연구에서는 트랩 보조 터널링 메커니즘 기반 저항 네트워크 모델 구축, 변동성 및 동작 중 통계 분석. 몬테카를로 방법으로 Vo- 확률적 생성 과정 시뮬레이션, RRAM 초기 상태와 후속 포밍 특성 간 상관관계 수립. 고유 Vo-와 포밍 전압 간 강한 상관관계 접촉형 RRAM 어레이 측정 데이터로 검증. 고유 Vo- 분포 결과 포밍 동작 후 다양한 전도성 필라멘트(CF) 생성 및 저항 상태 변동 종합 예측 조사. 또한 프리포밍 Vo- 변동성 영향 완화 방안 제안 및 입증.
변동성 통계 분석용 측정 데이터는 28 nm CMOS 로직 공정으로 제조된 16×16 접촉형 RRAM(CRRAM) 어레이에서 수집, CRRAM 제조 공정 그림 1 참조. 프론트엔드 공정 완료(트랜지스터 형성) 후 저항 보호 산화물(RPO) 층과 층간 유전체(ILD) 증착. 기능적 저항 스위칭 박막 위해 적절한 콘택트 홀 크기, 30 nm × 30 nm 콘택트 크기로 W-플러그와 n⁺ 확산 영역 쇼트 방지. 이후 배리어층, TiN, 텅스텐 플러그 순차 증착. CRRAM 단면 TEM 이미지 그림 2a. 그림에서 CRRAM이 n채널 선택 트랜지스터와 직렬 연결 확인. 1T1R 구조 채택으로 어레이 내 적절 선택 보장, 오버슈트 방지. 그림 2b CRRAM 조성 매핑. 전이 금속 산화물(TMO) 층 두께 9 nm, TiN/TiON/SiO₂ 적층으로 상부 텅스텐, 하부 실리콘 전극 사이 형성. 소자 제조 후 전기 분석과 물리 모델 구축 각각 Agilent 4156C 반도체 파라미터 분석기, MATLAB 소프트웨어 플랫폼 수행.
28 nm 하이-k 메탈 게이트 CMOS 로직 공정 플랫폼 위 접촉형 RRAM 공정 흐름. CRRAM 작은 콘택트 크기 설계로 식각 두께 제어, 기능적 저항 스위칭 층 형성
a 1T1R CRRAM 구조 단면 TEM 이미지. b CRRAM 조성 매핑. 저항 스위칭 박막은 상부 텅스텐 플러그, 하부 Si 전극 사이 TiN/TiON/SiO₂ 적층
선행 연구 [22]에서 CRRAM 어레이 초기 상태 광범위 분포 보고. 초기 상태 변동 기원 조사 위해 초기 저항 다른 두 셀 TMO 층 두께 비교(그림 3). 데이터에서 큰 초기 저항 차이 두 셀 간 유의미 두께 차이 없음. 제조 중 유전체나 RRAM 박막 내 Vo- 생성 다수 연구 보고 [23-26], Vo- 개수와 밀도 차이가 초기 전도도 변동 원인 예상.
초기 저항 큰 차이 두 CRRAM 셀 TMO 층 두께 비교. 두 셀 모두 ~9 nm 유전체 층 두께 관측
고유 Vo- 간 상호작용 모방 위해 그림 4a 저항 네트워크 모델 수립 [11-14]. 각 격자 저항은 그림 4b 시뮬레이션 흐름으로 계산, 대응 물리 파라미터 표 1 나열. CRRAM TEM 사진 기반 2차원 구조 폭 30 nm, 두께 10 nm 정의, TMO 층 기술(그림 5a). 산화물 부위 저항 R_oxide, 메쉬 격자는 아나타제-TiO₂ 물성으로 결정, 다수 연구에서 저항 스위칭 소재로 사용 [27-30]. 사방정계 구조로 아나타제-TiO₂ 격자 상수 결정축 따라 변화. 단순화 위해 메쉬 격자 모두 1 nm 설정, 아나타제-TiO₂ c 방향 격자 상수 도입 [31-33]. 또한 격자 저항은 아나타제-TiO₂ 비저항 참조 [34, 35]. 그림 5a처럼 무작위 분포 Vo- 2D 메쉬 내 초기 부여. CRRAM 전도 전류 온도, 전기장 의존성 그림 6a, b 요약. 트랩 보조 터널링(TAT) 전류 핵심 특성: 약한 온도 효과, ln(J)와 1/E 선형 의존성 [17, 36]. TAT 전도 모델 사용 시 TMO 박막 내 전위 프로파일 먼저 계산, 각 국소 Vo- 저항 추가 획득. Vo- 분포가 터널링 거리 변화로 전도 전류 지배적 영향 예상. Vo- 저항 R_ij는 식 1로 계산, 부위 Vo- 존재 확률 고려, TAT 모델로 공공 상태 간 터널링 확률 계산.
$$ {R}_{\mathrm{ij},N}=\frac{R_{\mathrm{oxide}}}{\alpha\ {C}_{\mathrm{Vo}-}^{\kern0.75em \beta }\ \exp \left(\frac{\phi }{d}\right)} \tag{1} $$
a Vo- 국소 가변 저항으로 구성된 저항 네트워크 모식도. 노드 간 연결로 Vo- 간 상호작용 시뮬레이션. b 초기 저항 수준 변동성 시뮬레이션 흐름. 제조 중 발생 확률적 고유 Vo- 분포 몬테카를로 법 고려
a RRAM 박막 내 고유 Vo- 무작위 분포 초기 부여. b 트랩 보조 터널링 고려 계산된 Vo- 국소 저항 분포. c CRRAM 어레이 수집 신선 셀 R_ini 분포, TAT 전도 메커니즘 고려 시뮬레이션 데이터와 잘 일치
CRRAM 전도 메커니즘 결정: a 온도 의존성, b 전기장 의존성. 약한 온도 의존성, ln(J)-1/E 선형 피팅으로 트랩 보조 터널링 추종 확인
각 R_ij,N 반복마다 업데이트, 결과 수렴. 최종 R_ij 분포 획득(그림 5b), 전체 저항 R_ini 예측(그림 5c). 그림 5c에서 확률적 고유 Vo- 분포와 농도 고려 제안 시뮬레이션 흐름 얻는 시뮬레이션 R_ini 분포 변동이 CRRAM 어레이 측정 R_ini 분포와 꽤 잘 일치. 따라서 TMO 층 내 무작위 분포 고유 Vo- 다중 터널링 경로 생성, 프리포밍 CRRAM 어레이 광범위 초기 저항 분포 기여.
신선 상태 셀간 변동 원인 모델링 후, 저항 스위칭 특성 초기화 포밍 동작 분석. DC 스윕 모드 포밍 동작 시뮬레이션 흐름 그림 7 [18-20]. 그림 8a: 셀 선택 트랜지스터 직렬 연결, 선형 영역 채널 저항 ~5 kΩ, 포화 전류 ~80 µA. 낮은 포밍 전압 결과 유전체 저전계 영역 전도, 응력 메커니즘 고려 필요. 선행 열화학 모델로 유전체 파괴 정확 예측 입증 [37-40]. 열화학 모델 [41] 시뮬레이션 TiO₂ 이론 파괴 거동 CRRAM 관찰 특성 유사. 따라서 Vo- 생성률 열화학 모델 기반 획득 [42-44]. 열화학 모델 제안: Vo- 인접 격자점 약점(weak spot) 정의, Vo- 존재 국소 증강 전기장 유도(그림 8b), Vo- 생성 과정 가속 [45]. 열화학 모델 유전체 파괴 시간 전기장 의존성 exp(-E) 고려, Vo- 생성 확률 P_ij 식 2로 계산 [42].
$$ {P}_{\mathrm{ij}}=\gamma\ \exp \left(\mathrm{E}\right)\ \left\{\begin{array}{c}\kern1.75em \upgamma =0,\mathrm{if}\ \mathrm{site}\ \mathrm{is}\ \mathrm{not}\ \mathrm{weak}\ \mathrm{spot}\\ {}\upgamma =1,\mathrm{if}\ \mathrm{site}\ \mathrm{is}\ \mathrm{weak}\ \mathrm{spot}\end{array}\right. \tag{2} $$
열화학 모델 기반 포밍 공정 시뮬레이션 흐름, 유전체 파괴 시간 전기장 의존성 exp(-E) 가정
a 이상적 트랜지스터 직렬 연결 CRRAM으로 포밍 동작 시뮬레이션. b 프리포밍 Vo- 결과 비균일 전기 포텐셜 분포, 국소 전기장 유도, 새 결함 생성 가속
임계 레벨 P_g, 기준 P_ij > P_g로 새 Vo- 생성 여부 결정. 포밍 전압 2.7 V 도달까지 램핑 공정 적용, 각 반복 새 Vo- 분포 업데이트. 최종 무작위 분포 고유 Vo-로 포밍 후 저저항 레벨 R_forming 획득. 위 모델 기반 시뮬레이션 R_forming 분포 넓은 변동 투영(그림 9a), 계산 I-V 특성 측정 데이터와 잘 일치. 또한 포밍 특성-초기 상태 상관관계 조사. 높은 농도 국소 분포 Vo- 포밍 공정 가속. 따라서 양초기 저항과 포밍 전압 간 양의 상관관계 시뮬레이션, 측정 데이터 모두서 발견(그림 9b).
a 포밍 동작 시뮬레이션 저항 분포 측정 결과와 잘 일치. b 프리포밍 Vo- 생성 더 많은 약점, 높은 전기장 강도로 초기 저항과 포밍 전압 양의 상관관계 측정, 시뮬레이션 데이터 모두서 발견
포밍 동작 중 생성 Vo- 전도 경로 유도, 셀 CF 변화, 포밍 중 CF 진화 그림 10. 높은 R_ini 셀: 고유 Vo- 적음, 약점 적음(그림 10a). 포밍 후 전극 간 단일 전도 경로 발생 가능성 높음. 그러나 많은 고유 Vo- 함유 셀(그림 10b) CF 성장 광범위, 포밍 후 수지상 CF 생성. 신선 상태 Vo- 분포와 다른 CF 지형 간 상관관계 측정 데이터로도 검증. Vo-와 TMO 층 CF 전자 트랩/디트랩 과정 중 독특한 랜덤 텔레그래프 노이즈(RTN) 유발 [46]. 전도 경로 트랩 전자 차단 시 저항 변동, 전자 디트랩 시 저항 감소. 포밍 후 CRRAM RTN 분석 그림 11 요약. 높은 R_ini 셀: 한 지배적 CF 소자 전자 트랩/디트랩 시 규칙적 2단계 저항 변동. 낮은 R_ini 셀: 다중 경로 수지상 CF 예상, 다중 레벨 RTN 발견. RTN 통계 결과 그림 12, 200개 이상 CRRAM 셀 RTN 측정 분석. 데이터: 높은 R_ini 셀 바이레벨 RTN 경향, 한 지배적 CF 소자 강한 상관 [46-49]. 포밍 후 저항 변동 그림 13. 측정, 시뮬레이션 모두 낮은 R_ini 셀 높은 저항 변동. 덜 구속된 CF 선택 트랜지스터 조기 포화 영역 진입 유도, 셀 적절 포밍 못 함, 더 넓은 저저항 상태 저항 레벨.
a 높은 초기 저항, b 낮은 초기 저항 셀 CF 진행. TMO 층 내 높은 고유 Vo- 농도 → 약점에서 Vo- 무작위 생성. 이들 Vo- 상호 연결 수지상 경로 형성
a 높은 초기 저항, b 낮은 초기 저항 셀 CF 지형 RTN 데이터로 분석. 낮은 초기 저항, 많은 고유 Vo- 셀 다중 저항 변동 발생, TMO 층 수지상 CF 존재 검증
CRAM 셀 초기 저항 레벨과 RTN 레벨 상관관계 요약. 한 지배적 전도 경로 소자 바이레벨 저항 변동 높은 확률, 높은 R_ini 셀과 강한 상관
시뮬레이션, 측정 통해 포밍 후 저항 레벨 변동 분석. 수지상 CF 생성으로 낮은 초기 저항 셀 높은 변동 발견
TMO 층 고유 Vo- 유발 포밍 변동성 완화 위해 포밍 전 전체 메모리 셀에 블라인드 적용 리셋 트레이닝 동작 제안: 고정 WL 2 V 하 SL 1.4 V 스윕. 이 동작 저 R_ini 셀 프리포밍 결함 소멸, 후속 포밍 공정 더 잘 구속된 CF 성장 보장. 낮은 인가 전압으로 높은 R_ini 셀 트레이닝 후 변화 없음. 블랭킷 리셋 트레이닝으로 저 R_ini 셀 저항 증가(고유 결함 소멸), 고 R_ini 셀 교란 없음(그림 14). 이후 더 균일 포밍 특성 획득.
CRRAM 어레이 블랭킷 리셋 트레이닝 제안. 저 R_ini 셀 고유 결함 소멸로 저항 증가, 고 R_ini 셀 교란 없음
국소 전기장 효과와 Vo- 간 트랩 보조 터널링 전도 고려 저항 네트워크 모델 성공적 수립. 몬테카를로 시뮬레이션으로 초기 저항 및 포밍 공정 셀 변동성 조사. CRRAM 신선 상태 변동 무작위 고유 Vo- 분포로 성공적 설명. 열화학 모델 채택 포밍 후 투영 저항 분포 측정 결과와 잘 일치. 포밍 중 CF 성장 논의, 공정 관찰 변동성과 연계. 마지막으로 TMO 층 고유 Vo- 유발 포밍 변동성 추가 완화 리셋 트레이닝 동작 제안. 초기 상태-포밍 특성 강한 상관관계 미래 RRAM 기술 적응형 동작 개발 지침 제공.
나노물질
초록 본 연구에서는 네이티브 또는 고열전도도 기판을 사용한 Ga2O3 MOSFET의 채널 최대 온도를 추정하기 위한 정확한 해석적 모델을 제안한다. Ga2O3의 열전도도는 이방성이며 온도 상승에 따라 크게 감소하는데, 이 두 가지 모두 Ga2O3 MOSFET의 열 거동에 중요하므로 모델에 반영했다. COMSOL Multiphysics를 이용한 수치 시뮬레이션을 통해 소자 기하 파라미터와 주위 온도를 변화시키며 채널 최대 온도의 전력 밀도 의존성을 조사했고, 해석적 모델과 우수한 일치를 보여 모델의 타당성을 입증했다. 이 새로운 모델
요약 첨단 CMOS 모듈용 임베디드 비휘발성 저장 솔루션으로 가장 유망한 저항성 램(RRAM)의 응용은 내구성(사이클 수명)에 크게 의존합니다. 상세 분석을 통해 노이즈 유형, 필라멘트 구성, 사이클링 테스트 중 리셋 실패 발생 사이의 연관성을 규명했습니다. 또한 리셋 복구 처리로 RRAM의 사이클 수명을 복원할 수 있음을 입증했습니다. 어레이 내 취약 셀을 조기 탐지하는 회로도 제안해 RRAM 어레이의 전체 내구성을 추가로 향상시켰습니다. 이 기술로 RRAM 수명을 실패 비트 없이 10k 사이클 이상으로 연장할 수 있습니다. 서
