Pt/Nd:SrTiO3 접합에서 다중 저항 스위칭 및 광전압 탐구: 차세대 메모리 응용을 위한 연구

초록

Pt/Nd:SrTiO₃ (STO)/In 소자는 Nd 도핑된 단일 결정 STO에 쇼트키 접촉 Pt 전극과 옴 접촉 In 전극을 증착하여 제작되었다. Pt/Nd:STO/In 소자는 인가된 펄스 폭 또는 크기로 제어 가능한 다중 레벨 저항 스위칭(RS) 메모리와 메모리 상태 의존적 광전압(PV) 효과를 나타낸다. RS와 PV 모두 Pt/Nd:STO 계면에서 인가된 바이어스에 의한 계면 장벽의 높이와 폭 변조와 관련이 있다. 이 결과는 RS/PV 효과와 전기장에 의해 유발되는 Nd:STO 계면 변조 사이의 강력한 연관성을 확립하며, 개방 회로 전압을 이용한 비파괴적 다중 비휘발성 메모리 상태 감지를 위한 새로운 경로를 제시한다.

배경

SrTiO₃ (STO)는 3.2 eV의 넓은 밴드갭을 가진 절연체이다. 넓은 온도 범위에서 단순한 입방 구조를 가지므로 모델 페로브스카이트 물질로 간주된다[1]. STO는 전이 금속 도핑을 통해 직접 조작 가능한 풍부한 광전기적 성능을 가지며[2, 3], 그 응용 범위가 매우 넓다. 최근 STO 시스템은 저항 스위칭(RS) 현상으로 인해 큰 과학적 주목을 받고 있으며, 이는 저항성 랜덤 액세스 메모리(RRAM) 구축의 좋은 후보로 여겨진다[4, 5].

STO 기반 RS 소자는 일반적으로 금속/STO/금속 구조이다. STO 시스템의 RS 특성, 즉 수용체 도핑에서 공여체 도핑 STO까지 널리 연구되어 왔다. 서로 다른 물리적 메커니즘이 스위칭 행동을 설명하기 위해 제안되었다. 수용체 도핑(예: Fe, Cr) STO의 경우, 결정 벌크의 특성 변화가 강조되며, RS는 전계 구동 산소 공공 이동(전위선을 따른 산소 공공의 빠른 수송 또는 고전기 응력 하 산소 공공 배열 형성)에 기인한다고 보았다[6-11]. 반면, 공여체 도핑(예: Nb) STO 기반 RS 소자의 경우, 금속과 n형 Nb:STO 사이의 쇼트키형 접촉이 필요하며 많은 연구에서 강조되었다. 그러나 일부 보고서는 RS를 금속/Nb:STO 접합에서 전자 고갈층의 변화와 연관시켰는데, 이는 얇은 계면층 내 산소 화학양론[12-14] 또는 표면 근방 영역의 양이온 화학양론 편차[15, 16]에 의한 것일 수 있다. 또 다른 보고서는 RS 과정 중 계면 장벽은 변하지 않지만 전도성 필라멘트가 저항 변화에 핵심 역할을 한다고 제안했다[17-19].

위 보고들을 종합하면, 공여체형 STO의 스위칭 메커니즘에 대해 아직 합의가 이루어지지 않았음이 분명하다. 계면 저항 변화설과 벌크 저항 변화설이 공존하고 있다. 구체적인 RS 원인에 대해서도 여전히 많은 물리적 메커니즘이 보고되고 있다. 불분명한 물리적 메커니즘은 STO 물질 기반 RRAM 발전을 가로막고 있다. RS 메커니즘을 명확히 하고 공여체형 STO 시스템 기반 RRAM 소자를 개발하기 위해, 다양한 금속 도핑 STO 물질을 연구하는 것이 유리하다.

STO의 전자 수송 특성은 전이 금속 도핑을 통해 조절될 수 있다[20]. 박막에 비해 단일 결정은 전체 영역에 걸쳐 균일한 특성과 잘 정립된 결함 물리학 및 화학을 가진다. 지금까지 RS 소자로 보고된 공여체 도핑 STO 단일 결정은 Nb 원소뿐이었다. Nd 도핑 STO 단일 결정(Nd:STO)의 경우, Sr²⁺, Ti⁴⁺, Nd³⁺(Nd²⁺)의 이온 반경은 각각 0.118, 0.0605, 0.0983(0.129) nm로, Nd³⁺가 반경이 유사한 Sr²⁺를 대체하기 쉬우며 Ti⁴⁺ 대체는 어렵다[21]. 이 치환 위치는 n형 Nb:STO와 다르다. 따라서 Nd:STO 단일 결정은 공여체 도핑 물질이자 n형 전도성을 가지며, 이는 나중에 홀 효과로 입증될 것이다. Nd:STO 단일 결정은 RS를 위한 새로운 n형 STO이며, 지금까지 관련 연구 보고를 찾지 못했다.

일반적으로 광전효과(PV)는 내부 전기장과 관련이 있음이 알려져 있다[22-26]. 따라서 RS가 금속과 n형 STO 계면 근처 고갈층에 의해 주로 결정된다면 PV 효과는 소자의 메모리 상태에 의존할 것으로 예상된다. 반대로 RS가 전도성 필라멘트에 의해 유도된다면 PV는 메모리 상태와 무관할 것이다. 본 연구에서는 n형 Nd:STO 단일 결정에 쇼트키 접촉 Pt와 옴 접촉 In 전극을 형성하였다. Pt/Nd:STO/In 소자의 RS 메모리와 PV 효과를 함께 연구하여 스위칭 메커니즘을 규명하고자 했다. 흥미롭게도 결과는 Pt/Nd:STO/In 소자가 다중 레벨 메모리와 스위칭 바이어스로 제어 가능한 메모리 상태 의존적 PV 효과를 가짐을 명확히 보여준다. 결과는 RS와 PV의 공통 메커니즘이 캐리어 주입 및 트래핑/디트래핑에 의해 유도되는 Pt/Nd:STO 계면 장벽 변조와 관련됨을 시사한다.

방법

0.05 wt% Nd 도핑된 5 mm × 5 mm × 0.5 mm 크기의 (100) Nd:STO 단일 결정을 기판으로 선택했다. In 전극(주황색 전극)은 Nd:STO의 거친 표면에 직접 눌러 옴 접촉을 형성했다. 직경 0.1 mm의 Pt 전극은 섀도 마스크를 통해 Nd:STO 단일 결정에 스퍼터링했다(파란색 전극). 두 인접 Pt 전극 간 거리는 0.5 mm였다. 그림 2a의 삽화는 Pt/Nd:STO/In 및 In/Nd:STO/In 소자의 구성을 보여준다. 전류-전압(I-V) 및 RS 특성은 Keithley 2400 SourceMeter로 측정했다. 양의 전기장은 In에서 Pt 전극으로 전류가 흐르는 방향으로 정의했다.

홀 효과는 Ecopia HMS-3000 홀 측정 시스템을 사용하여 Nd 도핑에 의한 캐리어 농도를 조사했다. STO의 결정 구조는 Cu Kα 방사선을 사용한 X선 회절(XRD, Bruker, D8-Advance)로 분석했다. 라만 산란 측정은 632.8 nm 파장의 가시광 레이저를 여기원으로 하는 공초점 마이크로 라만 분광기(Renishaw R-1000)로 수행했다.

결과 및 논의

그림 1a는 비도핑 STO와 Nd:STO 단일 결정의 XRD 패턴을 보여준다. 모든 피크는 페로브스카이트 상에 해당하며, 격자 상수 a ≈ 3.905 Å의 입방 공간군 Pm3m로 인덱싱된다. Nd 주입 후 피크에 관찰 가능한 변화가 없어, Nd 도핑이 벌크 구조에 거의 영향을 미치지 않음을 나타낸다. 그림 1b는 비도핑 STO와 Nd:STO 단일 결정의 라만 스펙트럼이다. 비도핑 STO의 라만 스펙트럼은 2차 산란에서 기인한 두 개의 뚜렷한 넓은 밴드를 보이며, 각각 200-400 cm⁻¹과 600-800 cm⁻¹에 중심을 두고 이상적인 입방 페로브스카이트 구조에 속한다. 이 두 밴드의 위치는 문헌 값과 일치한다[27, 28]. Nd:STO에서는 넓어진 선과 감소된 2차 넓은 밴드가 관찰되며, 이는 Nd 도핑에 의한 국소 무질서로 인한 약한 중심대칭성을 나타낸다. XRD 패턴과 비교할 때, 라만 결과는 Nd:STO 단일 결정 표면에 Nd 도핑에 의해 유도된 구조적 결함이 존재함을 시사한다.

a 비도핑 STO와 Nd 도핑 STO 단일 결정의 XRD 패턴 및 b 라만 스펙트럼

일반적으로 비도핑 STO 단일 결정은 절연체이다. Nd 도핑이 STO 단일 결정의 전기적 특성에 미치는 영향을 조사하기 위해 홀 효과를 측정했다. 홀 결과는 Nd:STO 단일 결정이 n형 전도성을 가지며, 캐리어 농도가 약 2 × 10¹⁹ cm⁻¹임을 보여준다. 이 n형 전도성은 Nd³⁺가 Sr²⁺ 자리를 치환한 데 기인한다.

그림 2a의 삽화는 In/Nd:STO/In 및 Pt/Nd:STO/In 소자의 개략도이다. 두 소자의 I-V 특성이 각각 그림 2a, b에 도시되어 있다. 스위핑 전압은 0 V → 5 V → 0 V → −5 V → 0 V로 50 mA 준수 전류 하에 인가되었다. In/Nd:STO/In 소자는 선형 I-V 곡선(그림 2a)을 보이며, 프레스된 In 전극과 Nd:STO 단일 결정 사이에 양호한 옴 접촉을 나타내지만 RS 효과는 나타나지 않는다. 반면 Pt/Nd:STO/In 소자는 그림 2b와 같이 가역적 RS 특성을 보인다. 인가 전압이 증가하면 저항 전이가 발생하며, 전이 방향은 인가 전압의 극성에 의존한다. 인가 전압이 감소하면 고저항 상태(HRS)와 저저항 상태(LRS)가 유지되어, 형성 후 저항 상태가 안정적이고 비휘발적임을 나타낸다. 큰 I-V 히스테리시스는 Pt/Nd:STO/In 소자가 메모리 특성을 가짐을 보여주며, 전형적인 다이오드 거동은 Pt와 n형 Nd:STO 계면에 쇼트키 장벽이 형성되어 소자 저항을 지배함을 나타낸다. 따라서 Pt/Nd:STO/In 소자의 RS 효과는 Pt와 Nd:STO 단일 결정 사이의 쇼트키 계면에서 기인함을 쉽게 결론지을 수 있다. 이 결과(RS는 쇼트키 계면에 의존)는 n형 Nb:STO 단일 결정에 대한 우리의 선행 연구 결과와 일치한다[29].

a In/Nd:STO/In 및 b Pt/Nd:STO/In 소자의 I-V 특성(전압 범위 0 V → 5 V → 0 V → −5 V → 0 V, 50 mA 준수 전류). 삽화는 소자 개략도

Pt/Nd:STO/In 소자의 다중 메모리 응용 잠재력을 평가하기 위해 펄스 폭과 진폭이 저항 상태에 미치는 영향을 조사했으며 결과를 그림 3a-c에 나타냈다. 소자는 먼저 100 ms 폭의 −5 V 펄스로 LRS로 설정된 후, 각각 100 ns, 10 μs, 10 ms의 다양한 펄스 폭을 가진 +5 V 펄스가 인가되었다. 저항은 0.1 V에서 읽었다. LRS에서 중간 저항 상태 또는 HRS로의 저항 전이가 달성되었으며(그림 3a). 그림 3b는 반대 극성 펄스에 의해 HRS에서 LRS로의 연속적인 RS 사이클을 보여준다. 결과는 다양한 펄스 폭을 가진 펄스 전압으로 다중 레벨 저항을 얻을 수 있음을 확인한다. 각 저항 상태의 유지 특성을 추가로 조사했으며, 저항 크기에 유의미한 변화가 관찰되지 않았다(추가 파일 1: 그림 S1). 그림 3c는 펄스 전압으로 제어되는 전형적인 비휘발성 저항 메모리 루프를 보여준다. Pt/Nd:STO/In 소자는 먼저 −3 V 펄스로 LRS로 설정된 후, 100 ms 펄스 폭으로 펄스 전압을 +2 V(또는 +3, +4, +5 V)까지 스위핑한 후 다시 −3 V로 되돌렸다. 저항은 0.1 V에서 읽었다. 펄스 크기를 조절하여 일련의 중간 저항 상태를 달성할 수 있다. 그림 3a-c에서 Pt/Nd:STO/In 소자의 다중 레벨 저항 상태가 펄스 폭 또는 크기 조절로 달성 가능함을 알 수 있으며, 이는 소자가 멤리스터로 동작함을 나타낸다[23, 30].

연속 RS 사이클 a LRS에서 HRS로 및 b HRS에서 LRS로. 소자는 먼저 100 ms 폭의 −5 V(+5 V) 펄스로 LRS(HRS)로 설정된 후, 각각 100 ns, 10 μs, 10 ms의 다양한 펄스 폭을 가진 +5 V(−5 V) 펄스가 인가되었다. LRS(HRS)에서 중간 저항 상태 또는 HRS(LRS)로의 해당 저항 전이. c 펄스 전압으로 제어되는 R-V 히스테리시스 루프. Pt/Nd:STO/In 소자는 먼저 −3 V 펄스로 LRS로 설정된 후, 100 ms 펄스 폭으로 펄스를 +2 V(또는 +3, +4, +5 V)까지 스위핑한 후 다시 −3 V로 되돌렸다. 모든 저항은 0.1 V에서 읽음

일반적으로 조명 파장이 활성 물질의 광학 밴드갭과 일치할 때 광여기된 전하 캐리어가 생성된다. 생성된 전자와 정공은 내부 전기장에 의해 분리되어 PV 효과를 유발한다[23-25]. Pt/Nd:STO/In 소자의 경우, 다중 레벨 메모리 상태가 주로 Pt/Nd:STO 계면 근처 고갈층에 의해 결정된다면 PV 효과는 소자의 메모리 상태에 의존할 것으로 예상된다. 반대로 RS 과정 중 고갈층이 변하지 않는다면 PV는 메모리 상태와 무관할 것이다. 더 흥미롭게도, 우리는 Pt/Nd:STO/In 소자에서 메모리 상태 의존적 PV 효과를 발견했다. 그림 4a, b는 100 ms 폭의 +1 V에서 +5 V까지의 일련의 펄스로 스위칭한 후(LRS에서 중간 저항 상태 및 HRS로) 저전압 영역(−0.6 V ~ +0.6 V)에서 조명 하와 암실에서의 I-V 곡선을 보여준다. 조명 하에서 HRS의 I-V 곡선은 전압 축을 따라 현저한 이동을 보이며, 개방 회로 전압(Voc)(영전류에서의 전압)은 최대 ~135 mV에 이른다. 일련의 중간 저항 상태에 해당하여, Voc는 소자 저항 감소에 따라 점차 감소하며 LRS에서는 무시할 만큼 작다. 반면 암실에서 측정된 I-V 곡선에서는 거의 이동이 관찰되지 않는다. 유사한 결과가 Hu 등[23]에 의해 보고되었다. 또한 Shang 등[24-26]에 의해 Voc 시험 방법이 보고되었다. 이 방법에 따라 LRS와 HRS에서 Voc를 추가로 측정했다. 예상대로 조명에 의해 전압 상승이 발생하며, Voc는 접합 저항에 의존한다(추가 파일 1: 그림 S2). 위 결과는 Voc의 크기가 Pt/Nd:STO/In 소자의 메모리 상태에 의존함을 입증한다.

100 ms 폭의 +1 V에서 +5 V까지의 일련의 전압 펄스로 스위칭한 후(LRS에서 중간 저항 상태 및 HRS로) 저전압 영역(−0.6 V ~ +0.6 V)에서 a 조명 하 및 b 암실에서의 I-V 곡선

Pt/Nd:STO/In 소자의 다중 레벨 메모리와 메모리 상태 의존적 PV 효과는 메모리 상태가 주로 Pt/Nd:STO 계면 근처 고갈층에 의해 결정됨을 명확히 시사한다. 즉, Pt/Nd:STO 계면 근처 쇼트키 장벽의 폭과 높이가 스위핑 전압에 의해 변조된다. 그림 1b의 라만 결과에 따르면 Nd:STO 표면에 결함(예: 산소 공공)이 존재한다. 소자에 음전압 또는 펄스가 인가되면 In 전극에서 주입된 전자가 Pt/Nd:STO 계면의 결함에 의해 트랩된다. 트랩된 전자는 더 좁고 낮은 쇼트키 장벽을 유도하여 LRS를 초래한다. 반면, 양전압 스위핑 동안 고갈 영역의 존재로 인해 트랩된 전자가 방출되어 HRS가 된다. 또한 결함의 공간 분포는 불균일해야 한다. 높은 결함 밀도에서 페르미 고정이 형성될 수 있어, 인가 바이어스가 제거되어도 HRS와 LRS가 유지된다. 고갈층은 펄스 폭 또는 크기로 조절될 수 있으므로 다중 레벨 메모리 상태가 관찰되었다. 그림 5는 Pt/Nd:STO 계면에서 전자 트래핑 또는 디트래핑 과정의 개략도이다.

Pt/Nd:STO/In 시스템의 HRS 및 LRS에서 에너지 밴드 구조와 계면 상태의 개략도. 계면의 빨간 빈 구와 채워진 구는 각각 비점유 및 점유 계면 상태를 나타냄

메모리 상태 의존적 PV 효과는 서로 다른 메모리 상태에서 Pt/Nd:STO 계면 장벽의 서로 다른 폭과 높이에 의해 유도된다. 더 넓은 고갈 영역을 가진 HRS는 조명 하에서 고갈 영역에서 더 많은 전자-정공 쌍을 생성한다. HRS에서 강한 상향 밴드 벤딩에 의해 광여기된 전자는 Nd:STO 벌크로 구동되고, 정공은 장벽을 터널링하여 더 높은 Voc를 생성한다. 반대로 더 낮고 좁은 고갈 영역을 가진 LRS는 더 낮은 Voc를 초래한다. 일반적으로 Voc는 Pt/Nd:STO/In 소자의 다중 레벨 메모리 상태에 해당하는 계면 장벽의 폭과 높이에 의존한다.

메모리 상태와 PV 효과 모두 스위칭 바이어스에 대해 유사한 의존성을 보임을 주목할 만하다. 이는 Nd:STO 계면에서의 전자 고갈/축적과 관련된 공통 메커니즘을 나타내며, 계면 장벽과 계면 전하 재분포의 중요성을 드러낸다(그림 5). PV 효과는 내부 전기장에 의해 분리된 광여기 전자와 정공에 의해 유도된다. 따라서 Pt/Nd:STO/In 소자에서 관찰된 메모리 상태 의존적 PV 효과는 RS가 Pt/Nd:STO 계면의 쇼트키 장벽 바이어스 변조에 의해 유도되며, 전도성 필라멘트 형성에 의한 것이 아님을 입증한다. Voc가 메모리 상태에 의존하므로, 이러한 저항 상태 의존적 PV 효과는 기존 저항 판독 외에 Voc를 이용한 RS 소자 메모리 상태 감지의 새로운 경로를 제공한다[23]. 이 새로운 판독 경로는 조명이 소자의 메모리 상태를 변경하지 않기 때문에 비파괴적이고 신뢰성이 높다.

결론

요약하자면, 우리는 단일 결정 Nd:STO 기반 멤리스티브 소자의 RS 및 PV 특성을 조사했다. RS 효과는 Pt와 n형 Nd:STO 단일 결정 계면 근처 쇼트키 접합과 관련이 있다. 메모리 상태는 펄스 폭 또는 크기로 변조될 수 있다. Pt/Nd:STO/In 소자의 메모리 상태 의존적 PV 효과는 스위칭 전압에 의해 얻어진다. 이러한 상보적 효과는 캐리어 주입 및 Pt/Nd:STO 계면에서의 트래핑/디트래핑 과정에 의해 유도되는 Pt/Nd:STO 계면 장벽의 높이와 폭 모두에서의 바이어스 유도 변조에 기인한다. 결과는 RS/PV 효과와 전기장에 의해 유발되는 Nd:STO 계면 변조 사이의 강력한 연관성을 확립하며, Voc를 이용한 다중 비휘발성 메모리 상태의 비파괴적 감지를 위한 새로운 경로를 제공한다.

약어

HRS:

고저항 상태 (High-resistance state)

I-V:

전류-전압 (Current-voltage)

LRS:

저저항 상태 (Low-resistance state)

PV:

광전압 (Photovoltage)

RRAM:

저항성 랜덤 액세스 메모리 (Resistance random access memories)

RS:

저항 스위칭 (Resistance switching)

XRD:

X선 회절 (X-ray diffraction)