스위처블 산소 공공 쌍극자 활용으로 강건한 ZrO₂ 강유전체 전계효과 트랜지스터 구현

요약

본 논문은 후속 급속 열 어닐링(RTA) 온도와 ZrO₂ 두께가 TaN/ZrO₂/Ge 커패시터의 분극(P)과 강유전체 전계효과 트랜지스터(FeFET)의 전기적 특성에 미치는 영향을 조사했습니다. 350~500°C 범위의 RTA 후, 2.5nm 및 4nm 두께의 비정질 ZrO₂ 박막을 가진 TaN/ZrO₂/Ge 커패시터는 안정한 분극을 보였습니다. 강유전체 거동의 기원은 전압 구동 산소 공공과 음전하가 형성한 쌍극자의 이동에서 비롯된 것으로 제안되었습니다. 2.5nm, 4nm, 9nm ZrO₂를 채택한 FeFET는 100ns 프로그램/이레이즈 펄스에서 양호한 메모리 윈도우(MW)를 나타냈습니다. 특히 4nm 두께의 ZrO₂ FeFET는 2.5nm 및 9nm 소자에 비해 피로도와 유지 특성이 현저히 개선되었습니다. ZrO₂ FeFET의 유지 성능은 RTA 온도 상승과 함께 향상되었으며, 4nm ZrO₂ 소자의 경우 약 0.46V의 MW가 10년 이상 유지될 것으로 외삽되었습니다.

배경

도핑된 다결정 HfO₂ 기반 강유전체 전계효과 트랜지스터(FeFET)는 CMOS 공정 호환성 덕분에 비휘발성 메모리(NVM) 응용 분야에서 큰 주목을 받아왔습니다. 도핑 HfO₂ FeFET에서 양호한 전기적 성능이 입증되었으나, 실제 응용에는 여전히 근본적인 한계가 존재합니다. 즉, 정방정계(orthorhombic) 결정상을 형성하기 위해 500°C 어닐링이 필요해 열 예산이 높고, 강유전체 두께가 줄어들면 결정립 계면을 따라 원치 않는 누설 전류가 발생합니다. 강유전성은 Sb₂S₃ 나노와이어, GaFeO₃ 박막, LaAlO₃-SrTiO₃ 박막, 나노결정을 포함한 비정질 Al₂O₃ 등 다양한 물질에서 관찰되어 왔습니다. 최근 부분적으로 결정화된 ZrO₂ 게이트 절연체를 사용한 FeFET가 NVM 및 아날로그 시냅스로 동작함이 보고되었습니다. ZrO₂ 트랜지스터는 보고된 도핑 HfO₂보다 얇은 두께에서도 양호한 전기적 성능을 보였으나, ZrO₂ 박막 내 강유전성의 근본 메커니즘은 불분명했습니다. 따라서 ZrO₂ FeFET의 성능 한계를 평가하기 위해 스위처블 분극(P)의 기원을 규명하는 것이 중요합니다.

본 연구에서는 2.5nm, 4nm, 9nm 두께의 절연체를 가진 TaN/ZrO₂/Ge FeFET를 제작했습니다. TaN/ZrO₂/Ge 커패시터의 스위처블 P는 전압 구동 산소 공공과 음전하의 이동에서 기인한다고 제안했습니다. ZrO₂ 두께와 후속 급속 열 어닐링(RTA)이 TaN/ZrO₂/Ge의 P와 FeFET의 메모리 윈도우(MW), 내구성, 유지 특성에 미치는 영향을 조사했습니다.

실험 방법

ZrO₂ 게이트 절연체를 가진 FeFET는 4인치 n-Ge(001) 기판 위에 기존 공정[8,9]과 유사하게 제작되었습니다. 희석된 HF(1:50) 용액으로 게이트 전 세정을 수행한 후, Ge 웨이퍼를 원자층 증착(ALD) 챔버에 로드했습니다. TDMAZr과 H₂O를 각각 Zr과 O의 전구체로 사용하여 250°C에서 2.5nm, 4nm, 9nm 두께의 ZrO₂ 박막을 증착했습니다. 100nm 두께의 TaN 게이트 전극을 반응성 스퍼터링으로 증착했습니다. 게이트 전극 형성 후, BF₂⁺를 1×10¹⁵ cm⁻² 도즈와 20keV 에너지로 주입하여 소스/드레인(S/D) 영역을 형성했습니다. 15nm 두께의 니켈(Ni) S/D 콘택트를 리프트오프 공정으로 형성했습니다. 마지막으로 350, 450, 500°C에서 30초간 RTA를 수행했습니다.

그림 1a는 제작된 트랜지스터의 개략도입니다. 그림 1b-d는 각각 2.5, 4, 9nm 두께 ZrO₂를 가진 TaN/ZrO₂/Ge 샘플의 투과전자현미경(TEM) 이미지입니다. 모든 샘플은 500°C에서 30초간 RTA를 거쳤습니다. 2.5nm ZrO₂ 샘플은 어닐링 후에도 절연체 박막으로 남았습니다. 4nm 샘플은 일부 나노결정이 관찰되나 ZrO₂는 비정질 층을 유지했습니다. 반면 9nm ZrO₂ 박막은 완전 결정화되었습니다. 주목할 점은 TEM 이미지에서는 너무 얇아 관찰되지 않지만, ZrO₂와 Ge 채널 영역 사이에 GeOₓ 계면층(IL)이 존재한다는 것입니다.

결과 및 논의

그림 2는 다양한 ZrO₂ 두께와 어닐링 온도를 가진 TaN/ZrO₂/Ge 커패시터의 P-V 곡선을 보여줍니다. 서로 다른 색상의 실선은 다양한 전압 스윕 범위(V_range)의 마이너 루프를 나타냅니다. 측정 주파수는 1kHz입니다. 2.5nm와 4nm ZrO₂ 소자는 350°C RTA 후 안정한 강유전성을 보였습니다. 그림 3은 다양한 온도에서 어닐링된 커패시터의 잔류 분극(P_r)을 스윕 전압 범위 함수로 나타낸 것입니다.

그림 3은 다양한 ZrO₂ 두께와 RTA 온도를 가진 TaN/ZrO₂/Ge 커패시터의 최대 분극(P_max)을 V_range 함수로 비교한 것입니다. 4nm ZrO₂ 소자의 경우 어닐링 온도가 350°C에서 450°C로 상승함에 따라 고정된 P_max를 얻기 위해 더 큰 V_range가 필요했습니다. 이는 높은 어닐링 온도가 Ge/ZrO₂ 및 ZrO₂/TaN 계면에서 더 두꺼운 계면층(IL)을 생성하여 더 큰 통합 정전용량 등가 두께(CET)를 유발하기 때문입니다. 2.5nm ZrO₂ 커패시터의 경우, 500°C 어닐링 샘플이 동일한 P_max에서 350°C 어닐링 샘플보다 더 낮은 V_range를 보였습니다. IL이 두꺼워지긴 하지만, 계면에서 산소 스캐빈징과 상호확산으로 일부 ZrO₂가 소모되었기 때문입니다. 매우 얇은 ZrO₂ 소자에서는 후자의 효과가 지배적입니다. 2.5nm ZrO₂ 커패시터와 비교해 9nm ZrO₂ 커패시터는 유사한 P_max를 위해 훨씬 큰 V_range가 필요했습니다. 그러나 9nm ZrO₂ 커패시터는 4nm 소자에 비해 더 높은 V_range를 요구하지 않았습니다. 이는 결정질 ZrO₂가 비정질 박막보다 훨씬 높은 κ 값을 가져 9nm 소자의 CET를 크게 감소시키기 때문입니다.

그림 4a는 1kHz에서 10⁶ 스윕 사이클 동안 측정된 다양한 RTA 온도에서 4nm 두께 ZrO₂ 커패시터의 양과 음의 P_r(P_r⁺, P_r⁻) 변화를 보여줍니다. 350°C와 450°C에서 어닐링된 소자는 뚜렷한 웨이크업 효과를 보였습니다. 반면 500°C에서 어닐링된 4nm ZrO₂ 강유전체 커패시터에서는 웨이크업이나 임프린트 현상이 관찰되지 않았습니다. 그림 4b는 다양한 ZrO₂ 두께를 가진 소자의 P_r을 스윕 사이클 함수로 비교한 것입니다. 4nm ZrO₂ 강유전체 커패시터는 10⁶ 내구성 테스트 동안 2.5nm 및 9nm 소자에 비해 향상된 P_r 안정성을 보였습니다.

비정질 ZrO₂ 커패시턴스에서 스위칭 P가 관찰되었으며, 그 메커니즘은 보고된 도핑 다결정 HfO₂ 강유전체 박막과 다를 것으로 추론됩니다. 본 연구에서는 강유전체 거동의 기원이 산소 공공 쌍극자와 관련 있다고 제안합니다. TaN 금속 증착 시 Ta 산소 스캐빈저 층이 ZrO₂ 내 산소 공공 농도를 증가시키는 것은 잘 알려져 있습니다[10]. 산소 공공은 ZrO₂/Ge 계면에서도 나타납니다. 그림 5는 TaN/ZrO₂/Ge에서 스위처블 P가 전압 구동 산소 공공과 음전하의 이동으로 양과 음의 쌍극자를 형성함으로써 기원함을 보여주는 개략도입니다. ZrO₂ 내 음전하는 Al₂O₃ 박막에서의 경우와 유사하게 Zr 공공과 관련 있을 것으로 추측됩니다[11,12]. 전압 구동 산소 공공의 이동은 저항성 랜덤 액세스 메모리 소자에서 널리 입증되었습니다[13,14]. 주목할 점은 전압 구동 산소 공공이 지배하는 3단자 비휘발성 트랜지스터가 최초로 시연되었다는 것입니다.

P-V 히스테리시스는 ZrO₂ FeFET가 임베디드 NVM(eNVM) 응용을 위한 크고 안정한 MW를 얻게 합니다. 그림 6은 1μs 프로그램/이레이즈(P/E) 조건에서 2.5, 4, 9nm ZrO₂ FeFET의 두 분극 상태에 대한 측정된 I_DS-V_GS 곡선을 보여줍니다. 트랜지스터는 500°C에서 어닐링되었습니다. 프로그램(이레이즈) 동작은 ZrO₂ FeFET의 게이트에 양(음) 전압 펄스를 인가하여 문턱 전압(V_TH)을 상승(하강)시킴으로써 달성됩니다. V_TH는 100nA·W/L에서의 V_GS로 정의되며, MW는 V_TH의 최대 변화로 정의됩니다. 모든 FeFET는 다양한 ZrO₂ 두께에서 1μs P/E 펄스로 1V 이상의 MW를 보였습니다. 유사한 MW를 얻기 위해 9nm ZrO₂ FeFET는 다른 두 트랜지스터보다 더 높은 이레이즈 전압이 필요했습니다. 양의 V_GS(프로그램)에 비해 음의 이레이즈 V_GS의 크기가 더 커야 초기 곡선에 대한 I-V 곡선의 대략적인 이동을 얻을 수 있음을 알 수 있습니다. 이는 P에 기여하는 산소 공공이 주로 TaN과 ZrO₂의 반응에서 유래하여 그림 5a의 소자 초기 상태와 유사하기 때문으로 추측됩니다. 양의 V_GS(프로그램)가 인가되면 산소 공공이 확산되어 ZrO₂/Ge 계면 근처 층에 축적됩니다(그림 5b). 이때 산소 공공 쌍극자의 분포는 초기 상태와 상당히 다릅니다. 따라서 양의 V_GS로 I-V 곡선을 더 높은 |V_TH|로 이동시키기 쉽습니다. 그러나 음의 V_GS(이레이즈)가 인가되면 산소 공공의 역확산으로 게이트 스택이 원래 상태(그림 5c)로 돌아갑니다. 따라서 양의 프로그램 V_GS에 상응하는 I-V 이동을 얻기 위해 음의 이레이즈 V_GS 크기를 증가시켜야 합니다.

P/E 펄스 폭이 100ns로 줄어들어도 ZrO₂ FeFET는 여전히 양호한 MW를 보입니다(그림 7a). 특히 350°C에서 어닐링된 2.5nm ZrO₂ 트랜지스터는 0.28V의 MW를 달성했습니다. 그림 7b는 100ns P/E 펄스 조건에서 다양한 ZrO₂ 두께를 가진 FeFET의 MW 대 사이클 수를 보여줍니다. 4nm ZrO₂ 소자는 2.5nm 및 9nm ZrO₂ FeFET에 비해 현저히 개선된 내구성을 보였으며, 후자들은 10³ 사이클 내에서 뚜렷한 웨이크업 효과와 피로도를 나타냈습니다.

마지막으로 ZrO₂ FeFET의 유지 특성을 평가했습니다(그림 8, 9). 그림 8a는 350, 450, 500°C에서 RTA를 거친 4nm ZrO₂ FeFET의 두 분극 상태에 대한 I_DS-V_GS 곡선 변화를 보여줍니다. 전하 트래핑으로 인해 시간이 지남에 따라 MW가 감소합니다. 그림 8b에서 보듯 유지 성능은 RTA 온도 상승과 함께 향상됩니다. 4nm ZrO₂ 소자에서 500°C 어닐링 시 약 0.46V의 MW가 10년 이상 유지될 것으로 외삽되었습니다. 그림 9는 다양한 ZrO₂ 두께를 가진 FeFET의 유지 특성을 비교합니다. 4nm ZrO₂ 소자는 2.5nm 및 9nm 두께 ZrO₂ 트랜지스터에 비해 향상된 유지 성능을 보였습니다.

결론

요약하자면, 비정질 ZrO₂ 강유전체 커패시터가 실험적으로 입증되었으며, 강유전성은 전압 구동 산소 공공과 음전하가 형성한 쌍극자의 이동에 기인하는 것으로 추측됩니다. 2.5nm, 4nm, 9nm ZrO₂를 가진 FeFET는 1μs P/E 펄스로 1V 이상의 MW를 보였습니다. 4nm 두께 ZrO₂ FeFET는 2.5nm 및 9nm ZrO₂ 소자에 비해 향상된 피로도와 유지 특성을 나타냈습니다. 유지 테스트 결과 4nm ZrO₂ 트랜지스터는 약 0.46V의 10년 외삽 MW를 유지했습니다.