이중층 CeO2−x/ZnO 및 ZnO/CeO2−x 이종구조 및 전기주조 극성이 비휘발성 메모리의 스위칭 특성에 미치는 영향

결과 및 토론

그림 1a, b는 이중층 Ti/CeO₂의 개략적인 구성을 보여줍니다. /ZnO/Pt 및 Ti/ZnO/CeO₂ /Pt 이종 구조 메모리 장치, 각각. 그림 2a–d는 일반적인 전류-전압(I -V ) Ti/CeO_2−x의 곡선 /ZnO/Pt 및 Ti/ZnO/CeO_2−x /Pt 이종구조 메모리 장치는 초기 전기주조 공정도 포함하며 전형적인 바이폴라 RS 특성을 나타냅니다. + 2V 스윕이 TE에 적용될 때 0.6V에서 전류의 급격한 점프가 발생하여 두 전극 사이에 전도 경로가 형성되었음을 나타냅니다(그림 2a). 양의 전기 주조 전압이 제거된 후에도 소자는 ON 상태(LRS)로 유지되었습니다. 그림 2a는 또한 장치가 0에서 - 1 V까지의 음의 전압 스윕으로 HRS로 성공적으로 다시 전환되고 0에서 + 1 V까지의 양의 전압 스윕으로 다시 LRS로 전환되었음을 보여줍니다. 반대 극성, 즉 음의 전기 주조 전압, 동일한 이종 구조 메모리 셀에서 스위칭 동작을 활성화/초기화하기 위해 제공되었습니다. 이와 관련하여 TE에 0 ~ - 8 V ​​스윕을 인가했을 때 소자 저항이 - 5.6 V에서 갑자기 감소하여 음전기주조(negative electroforming)라고 하는 OFF 상태에서 ON이 되었다(그림 2b). 네거티브 전기 주조 후 장치는 비가역적인 고장으로 인해 양의 RESET 및 음의 SET에 실패했습니다. RS 특성을 시작하려면 양의 전기주조 전압보다 훨씬 더 높은 음의 전기주조 전압이 필요하다는 점에 유의하십시오. 그러나 음의 전기 주조 후에는 SET 및 RESET 전압의 적용과 관계없이 장치가 ON 상태를 유지했기 때문에 스위칭 히스테리시스가 관찰되지 않았습니다. 이 사실은 전기 주조 공정 동안 영구적인 전도성 필라멘트의 형성을 나타냅니다. 음극 전기 주조 중 비가역 파괴는 상부 및 하부 전극 일 함수의 차이에 의해 시작된 터널링 장벽 높이의 차이로 인해 발생할 수 있습니다[21]. 이 결과는 Ti/CeO_2−x /ZnO/Pt 이종구조는 양극성으로 전기주조된 경우에만 비휘발성 특성에 적합할 수 있으며, 이에 상응하는 RESET 및 SET 작업의 음극 및 양극이 뒤따릅니다. 두 번째(Ti/ZnO/CeO_2−x /Pt) 및 첫 번째(Ti/CeO_2−x /ZnO/Pt) 장치는 샌드위치 이종 구조에서 절연층의 위치입니다. 이것이 Ti/ZnO/CeO_2−x가 있는 장치가 /Pt 헤테로구조는 Ti/CeO_2−x와 같이 바이어스 전위의 양극 및 음극 모두에서 전기주조될 수도 있습니다. /ZnO/Pt 이종구조 소자. 그림 2c는 일반적인 양극성 I-V를 보여줍니다. 이러한 긍정적인 전기 주조 및 후속 스위칭 거동에 대한 곡선. 0 ~ + 4V 스윕으로 장치를 전기 주조하여 그림 2c와 같이 ON 상태(+ 3V에서 급격한 저항 변화)로 전환했습니다. 그런 다음 장치는 반복 가능한 스위칭 주기 동안 + 2 V(양의 SET) 미만에서 ON으로 전환되고 - 1.5V(음의 RESET)에서 OFF로 전환되었습니다. 유사하게, 음으로 전기주조된 동일한 이종구조를 갖는 소자(- 3.5V에서)는 그림 2d에서 명백한 바와 같이 양의 RESET(+ 1.5V에서)과 음의 SET(- 2.5V에서)를 나타냈다. 영구적인 고장으로부터 두 장치를 보호하기 위해 전기 주조 및 SET 프로세스 중에 1mA의 전류 규정 준수가 적용되었습니다.

이중층 a의 도식적 구성 Ti/CeO₂ /ZnO/Pt 및 b Ti/ZnO/CeO₂ /Pt 장치

장치는 일반적인 양극성 동작을 나타냅니다. 아 포지티브(+ve) 형성 및 후속 전환 작업 및 b Ti/CeO_2−x의 네거티브(-ve) 형성 및 스위칭 동작 /ZnO/Pt 헤테로구조. ㄷ +ve 형성 및 전환 작업 및 d -Ti/ZnO/CeO_2-x의 형성 및 스위칭 작업 /Pt 메모리 장치. 화살표는 전환 방향을 나타냅니다.

두 이종 구조 메모리 장치에 대한 스위칭 매개변수의 균일성을 확인하기 위해 다양한 스위칭 사이클에서 기록된 작동 전압(SET 및 RESET 전압)의 누적 확률이 그림 3a, b에 표시됩니다. Ti/CeO_2−x /ZnO/Pt 이종구조 메모리 장치는 Ti/ZnO/CeO_2−x에 비해 SET 및 RESET 전압에서 상대적으로 좁은 변화를 나타냅니다. /Pt 이종구조 메모리 장치. 그림 3c, d는 두 이종 구조 메모리 장치의 평균 SET, RESET 및 전기 주조 전압의 통계 분석을 보여줍니다. Ti/CeO_2−x /ZnO/Pt 장치는 Ti/ZnO/CeO_2−x에 필요한 전압에 비해 훨씬 더 낮은 전기 주조 전압이 필요한 것으로 밝혀졌습니다. /Pt 이종 구조 메모리 장치, 그러나 SET 및 RESET 전압은 약간의 변화만 보여줍니다. 두 장치 모두 작동 전압의 더 작은 변동은 인터페이스에서 발생하는 필라멘트의 생성 및 파열과 관련될 수 있습니다. Liu et al. [22]는 WO_x에 명시된 낮은 SET/RESET 전압과 스위칭 균일성을 제안했습니다. /NbO_x 이중층 구조는 두 산화물 층 사이의 산소 이동과 금속-절연체 전이의 결합된 효과에 기인할 수 있습니다. ZnO 및 CeO에 대한 산화물 형성의 Gibbs 자유 에너지 ΔG_x 약 706kJ/mol의 큰 차이가 있습니다(CeO₂의 경우). , ΔG =− 1024kJ/mol, ZnO의 경우 - 318.52kJ/mol) 국부적인 가열 효과가 발생하여 산소 교환이 유도된다. ZnO 박막은 형성 에너지가 낮아 산소 결손이 많다는 것은 잘 알려져 있다[23]. 또한, ZnO 층에 존재하는 많은 초기 산소 결손은 얕은 트랩을 통한 전도에 중요한 역할을 합니다[24]. 또한, ZnO 기반 장치에서 형성 자유 현상은 ZnO 결정에 이미 존재하는 높은 농도의 산소 결손에 기인할 수 있다고 언급되어 있습니다[25]. 위에서 언급한 모든 사실로부터 두 이종 구조 소자(ZnO/CeO_2-x 그리고 CEO_2−x /ZnO)는 작동 전압을 낮추는 데 중요한 역할을 합니다. ZnO의 산소 공석은 전자에 대한 얕은 트랩으로 작용할 수 있으며 이러한 트랩핑 사이트의 전자는 SET 및 RESET 전압의 작은 값에서 쉽게 트랩되거나 디 트랩될 수 있습니다.

a에서 작동 전압의 주기 간 누적 확률 분포 Ti/CeO_2−x /ZnO/Pt 및 b Ti/ZnO/CeO_2−x /Pt 이종구조 메모리 장치. ㄷ Ti/CeO_2−x의 SET 및 RESET 전압의 통계 분석 /ZnO/Pt 및 Ti/ZnO/CeO_2−x /Pt 이종구조 메모리 장치. d Ti/CeO_2−x에 대한 전기주조 전압의 통계적 평가 /ZnO/Pt 및 Ti/ZnO/CeO_2−x /Pt 이종 구조 메모리 장치

두 장치 이종 구조의 신뢰성을 조사하기 위해 바이어스 전위의 다른 극성에서 내구성 테스트를 수행했습니다. HRS 및 LRS의 저항 값은 DC 내구성 스위칭 주기에서 0.2V에서 얻습니다. 그림 4a는 Ti/CeO_2−x의 내구성 특성을 설명합니다. /ZnO/Pt 이종구조 메모리 장치. Ti/CeO₂ /ZnO/Pt 이종구조 메모리 장치는 HRS와 LRS를 명확하게 구별할 수 있는 ~ 10의 메모리 창으로 우수한 내구성을 나타냈습니다. Ti/CeO_2−x에서 쇼트키 장벽 형성 경계면은 Ti TE와 CeO_2−x의 인접 층 사이의 일함수 차이로 인한 것입니다. , 좋은 RS 속성으로 이어집니다. 동일한 이종구조 소자(Ti/CeO_2−x /ZnO/Pt)는 음으로 전기 주조되었으며, 그림 4b와 같이 장치를 LRS에서 HRS로 변경할 수 없습니다. 그림 4c는 양극으로 전기주조된 Ti/ZnO/CeO_2−x의 내구성 특성을 보여줍니다. /Pt 이종구조 메모리 장치는 매우 열악한 내구성 특성을 나타냅니다. 메모리 창이 거의 축소되어 ON 및 OFF 상태를 실질적으로 구별할 수 없습니다. 이 사실은 높은 농도의 공석이 존재하기 때문에 ZnO가 주입된 캐리어를 포착할 수 없기 때문일 수 있습니다. Ti(4.33eV) 및 ZnO(4.35eV)는 내구성을 저하시킵니다[26]. 또 다른 이유는 ZnO/CeO_2-x 내의 결함 밀도가 높기 때문일 수 있습니다. 확장된 결함을 따라 산소 결손 이동이 크게 향상되기 때문에 강한 전기장에서 매트릭스가 생성됩니다. 또한, 결함 부위에 분리된 양전하 산소 결손은 표면 밀도 상태를 증가시켜 ON/OFF 비율의 붕괴를 초래합니다. Ti/ZnO 차단 접촉이 형성되면 Ti에서 ZnO로의 전자 이동으로 인해 Fermi 준위가 서로 정렬됨을 시사합니다. 그 결과 대부분의 캐리어는 산화물층의 표면에 모여서 장벽이 거의 형성되지 않는다[26]. 그림 4d는 음으로 형성된 Ti/ZnO/CeO_2−x의 훨씬 더 나은 내구성 특성을 보여줍니다. /Pt 이종구조 메모리 소자는 포지티브 형성된 소자와 비교됩니다. Zhu et al. [27] 세 가지 다른 종류의 소자 제작:(i) Ag/ZnO/NSTO/In, (ii) Ag/CeO₂ /NSTO/In 및 (iii) Ag/CeO₂ /ZnO/NSTO/In. 이중층 장치(CeO_2−x /ZnO)는 단층에 비해 약 10년의 데이터 보존으로 더 나은 RS 거동을 나타냈습니다. 그들은 이중층 이종 구조의 더 나은 RS 특성을 CeO_2−x 사이의 계면 장벽에 기인합니다. /ZnO 이중층 구조 및 ZnO 필름에서 트랩 센터로 작용하는 다수의 공석 존재

의 내구성 특성 긍정적인 전기 주조 및 b 음으로 전기 주조된 Ti/CeO_2−x /ZnO/Pt 이종구조 메모리 장치. ㄷ 긍정적인 전기 주조 및 d 음으로 전기 주조된 Ti/ZnO/CeO_2−x /Pt 이종 구조 메모리 장치

CeO_2−x의 유지 성능 /ZnO 및 ZnO/CeO_2−x 이중층 이종 구조도 조사되었습니다. 두 이종 구조 장치의 유지 시간은 그림 5a, b에서 알 수 있듯이 0.2V의 판독 전압으로 실온에서 측정되었습니다. 주어진 상태에서 저항을 일정하게 유지하기 위해 전력이 필요하지 않았습니다. 최대 보존 시간 10 ⁴ s, HRS 및 LRS의 저항은 열화의 징후를 전혀 나타내지 않으며, 이는 두 이종 구조 장치에 저장된 정보가 10 ⁴ 보다 훨씬 더 오래 보관될 수 있음을 의미합니다. s.

a의 보유 특성 양의 전기 주조된 Ti/CeO_2−x /ZnO/Pt 이종구조 메모리 장치 및 b 음으로 전기 주조된 Ti/ZnO/CeO_2−x /Pt 상온에서 이종 구조 메모리 장치

두 이종 구조 메모리 장치의 높은 필드 영역에서 우세한 전도 메커니즘에 대해 조사하기 위해 커브 피팅 절차가 양의 조건에서 수행되었습니다(CeO_2−x /ZnO) 및 네거티브(ZnO/CeO_2−x의 경우) ) 바이어스 전위의 극성. 그림 6a, b는 실험 데이터에 대한 선형 곡선 피팅이 각각의 바이어스 극성에서 두 이종 구조 장치에 대한 쇼트키 방출 거동과 잘 정렬되어 있음을 설명합니다. 쇼트키 방출은 전극이 장벽을 가로질러 절연체의 전도대로 열적으로 활성화된 전자를 주입할 때 발생하는 것으로 알려져 있으므로 이를 전극 제한 메커니즘이라고 합니다. 일반적으로 쇼트키 방출은 전극 접촉이 높은 캐리어 주입일 때 발생합니다. ln(I의 선형 관계 ) 대 √V 전자가 에너지 장벽을 극복하기에 충분한 양의 에너지를 달성했음을 나타냅니다. 낮은 필드 영역에서 발생하는 오믹 전도(전류는 인가 전압에 비례함)는 열적으로 생성된 전자로 인해 전류가 흐르는 것을 보여줍니다(결과는 여기에 표시되지 않음). 쇼트키 방출 모델은 일반적으로 [28] 형식의 방정식으로 설명할 수 있습니다. \( \ln (J)=\ln {A}^{\ast }{T}^2-q\left({\varPhi} _b-\sqrt{\frac{qV}{4\pi {\varepsilon}_o{\varepsilon}_rd}}\ \right)/{k}_BT \), 여기서 J 전류 밀도, A *는 Richardson 상수, T 온도, q 전하, V 는 절충 전압, ε _r 유전 상수, ε _오 여유 공간의 유전율, d 는 필름 두께이고 k _나 볼츠만 상수입니다. 또한, LRS 및 HRS의 온도 종속 저항 값은 CeO_2−x에 대해 200–300K의 온도 범위에서 0.2V의 전압에서 측정되었습니다. /ZnO 및 ZnO/CeO_2−x 그림 6c, d와 같은 이종 구조 메모리 장치. 낮은 저항 상태의 두 이종 구조 장치의 전기 전송 특성은 본질적으로 금속성입니다. 즉, LRS의 저항은 온도가 증가함에 따라 증가합니다. 이와 대조적으로 HRS의 두 장치에 대한 전기 전송 특성은 본질적으로 반도체입니다. 즉, HRS의 저항은 온도가 상승함에 따라 감소합니다. 활성화 에너지 값(E _아 ) 두 이종 구조 장치(결과는 표시되지 않음)의 LRS의 Arrhenius 플롯에서 얻은 값은 ~ 0.092eV이고 첫 번째 산소 결손의 첫 번째 이온화 에너지(~ 0.1eV)와 비슷합니다[25, 26, 29]. 산소 결손의 이온화는 HRS의 전도에 대한 책임이 있으며, HRS의 작동 전도 메커니즘으로서 쇼트키 방출의 우세를 추가로 확인합니다. LRS의 금속 거동과 두 이종 구조 장치의 HRS 반도체 거동은 Ti/CeO_2−x의 스위칭 거동을 뒷받침하는 충분한 증거를 제공합니다. /ZnO/Pt 및 Ti//ZnO/CeO_2−x /Pt 이종구조 메모리 소자는 산소 결손 기반 전도성 필라멘트 메커니즘과 연관될 수 있습니다.

로그I-V ^1/2 SET 상태의 HRS에서 특성. 아 Ti/CeO_2−x용 /ZnO/백금 ㄴ Ti/ZnO/CeO_2−x용 /Pt 이종구조 메모리 장치. c의 LRS 및 HRS의 온도 의존성 Ti/CeO_2−x /ZnO/Pt 및 d Ti//ZnO/CeO_2−x /Pt 이종 구조 메모리 장치

그림 7은 CeO₂의 제안된 에너지 밴드 다이어그램을 설명합니다. 및 정상 상태의 ZnO n-n형 반도체 재료. ZnO(4.35eV)와 CeO₂의 일함수의 차이 (3.33 eV)는 산소 결손에 대한 동일한 전자 전이에 대해 1.02 eV와 같습니다[30]. CEO₂의 하부 일함수 (3.33 eV) ZnO(4.35 eV)보다 CeO₂에서 전자 이동 가능 ZnO로 전환하여 매트릭스에서 더 높은 농도를 발생시킵니다.

CeO₂의 에너지 밴드 다이어그램 및 ZnO n형 반도체 재료

우리의 이전 연구[31]에 따르면 단층 Ti/CeO_2−x의 RS 특성 /Pt 장치는 전도성 필라멘트 경로의 생성 및 파열에 핵심적인 역할을 하는 TiO 계면층의 형성에 기인합니다. Waruleet al. Ti/ZnO/Pt 장치의 RS 거동은 산소 결손 기반 전도성 필라멘트의 생성 및 분리에 의해 유도된다고 제안했습니다[32]. 또한 Ti/ZnO/Pt 소자에서 무형성 현상은 준비된 Ti/ZnO/Pt 소자에 상당한 양의 산소 결손이 존재하는 것과 관련이 있다[32,33,34]. ZnO/Pt 계면의 쇼트키 장벽은 ZnO 필름에 적절한 양의 산소 결손이 존재함으로써 제거될 수 있으며, 그 결과 ZnO/Pt 계면에서 옴 접촉이 발생합니다. 따라서 TiO 계면층의 형성은 이중층 ZnO/CeO_2-x에서 RS 효과와 연관될 수 있습니다. 그리고 CEO_2−x /ZnO 이종구조. Ti는 대기 중 산소와 반응성이 높은 금속으로 잘 알려져 있으므로 Ti/산화물 계면에서 TiO 층을 쉽게 형성할 수 있다[35]. Ti/ZnO/CeO_2−x에서 /Pt 이종구조 메모리 소자인 ZnO는 n형 반도체로 산소 결손이 많아 Ti/ZnO 계면에 Ohmic contact가 형성된다[36]. Ti와 ZnO는 거의 같은 일함수를 가지므로 Ti는 ZnO에서 산소 이온을 추출하여 TiO 계면층을 생성할 수 없습니다. 격자 결함과 관련된 비격자 산소 이온 및 산소가 ZnO 필름에 존재하는 것으로 보고되었다[37]. 세리아 증착으로 인해(CeO₂ ) 실온에서 RF 스퍼터링으로 CeO₂ 제작 필름은 본질적으로 다결정입니다. 따라서 세리아 필름은 이전 연구에서 세리아가 CeO_2−x로 환원된다는 것을 이미 증명했듯이 비화학량론적일 수 있습니다. [12]. Hu et al. [17] 또한 이러한 CeO₂의 감소를 보고했습니다. CeO_2−x에 증착하는 동안 . CEO_2−x의 결함 필름은 산소 이온을 동원하기에 충분하지 않습니다. 따라서 CeO_2−x 층은 Ti/ZnO/CeO_2−x에서 산소 저장소 역할을 합니다. /Pt 이종구조. CEO₂ 형성을 위한 Gibb의 에너지 앞서 설명한 바와 같이 ZnO(- 318.52kJ/mol)보다 훨씬 작기 때문에(- 1024kJ/mol) ZnO에는 비화학량론적 특성으로 인해 비격자 산소가 존재하며, 이는 CeO_{2로 이동합니다.} 외부 바이어스가 없는 경우에도 레이어 [37]. 따라서 Ti TE가 ZnO에 증착될 때 TiO의 형성에 대한 Gibbs 에너지는 ZnO보다 작지만 Ti와 ZnO 사이에는 계면층이 형성되지 않을 것으로 예상된다. TE에 양의 전압이 가해지면 산소 이온이 CeO_2−x 쪽으로 끌립니다. /Pt 계면 및 전도성 필라멘트는 드리프트 및 선 배열 능력으로 인해 산소 결손과 함께 생성됩니다.

한편, Ti/CeO_2−x에서는 /ZnO/Pt 이종구조 메모리 소자, Ti/CeO_2−x에서 매우 얇은 계면 TiO 층이 형성됨 인터페이스는 HRTEM 이미지(그림 1c)에서 명백하고 이전 연구에서 제안한 바와 같습니다[37]. TiO(- 944 kJ/mol) 형성의 깁스 에너지는 CeO_2−x보다 상대적으로 큽니다. (− 1024kJ/mol); 따라서 Ti의 높은 산소 친화력으로 인해 CeO_2−x에서 산소 이온을 포착하지만 계면 TiO 층을 형성하기 위해 산소 이온의 일부가 CeO_2−x로 되돌아갑니다. 외부 음장의 부재/존재 시 층 [38]. TiO 및 ZnO에 대한 산화물 형성의 깁스 에너지는 각각 - 944 kJ/mol 및 - 318.52 kJ/mol입니다. 따라서 (1/2)CeO₂에 대한 산화물 형성의 Gibbs 에너지를 얻을 수 있습니다. =− 512 kJ/mol. ZnO에 비해 Ce의 산소 친화도는 Zn보다 약간 높기 때문에 산소 이온은 ZnO에서 CeO로 확산_2−x 이 이온이 TE로 이동할 수 있는 TiO 층으로 이동하여 산화물 층에 산소 공석을 남깁니다. 결과적으로 모든 산소 이온이 상부 계면에 모여 전극 사이에 산소 결손이 있는 전도성 필라멘트가 형성됩니다. 반대 바이어스 극성이 있는 경우 산소 이온이 산화물 층으로 다시 보내져 산소 결손이 채워져 필라멘트 파열이 발생합니다.

상부 Ti 전극과 하부 Pt 전극의 일함수는 각각 4.33eV와 5.65eV이다[39]. ZnO(3.37 eV 및 4.35 eV)의 전자 친화도 및 일함수가 CeO보다 높음₂ (3.50 eV 및 3.2 eV) [40]. 따라서 ZnO/CeO_2−x에서 에너지 장벽 쇼트키 장벽과 같은 인터페이스가 예상됩니다. 양의 전압 영역에서 전자는 CeO₂의 결함을 통해 쉽게 주입될 수 없습니다. ZnO의 일함수가 CeO₂보다 높기 때문에 Pt 바닥 전극에 의해 ZnO 층에 . 이것이 Ti가 유사한 일 함수로 인해 ZnO에서 산소 이온을 끌어당길 수 없기 때문에 전자가 ZnO에서 Ti 상단 전극으로 표류하는 능력이 떨어지는 이유입니다. 상단 Ti/ZnO 및 CeO_2−x의 장벽 높이 /Pt 하단 인터페이스는 각각 0.05eV 및 2.45eV, CeO₂에서의 장벽 높이 /Pt 하단 계면은 더 높기 때문에 전자가 금속에서 유전체로 쉽게 촉발될 수 없으며 하단 계면에서 쇼트키 장벽이 형성됩니다[41].

그러나 상부 Ti/ZnO 계면의 장벽 높이는 유사한 일함수로 인해 무시할 수 있을 정도로 작지만 하부 CeO_2−x에서 훨씬 더 높습니다. /Pt 인터페이스 이것이 바이어싱 필드의 극성이 두 인터페이스의 장벽 높이의 균형을 맞추기에 충분하지 않은 이유입니다. 결과적으로 Ti/ZnO/CeO_2−x의 내구성 및 스위칭 특성 /Pt 헤테로 구조는 적용된 바이어스의 양극성에서 그다지 좋지 않습니다. Ti 상부 전극에 음의 전압 스윕이 적용될 때 Ti/ZnO/CeO_{의 상부 Ti/ZnO 계면에 쇼트키 장벽이 형성되지 않기 때문에 Ti TE로부터의 전자 주입은 Ti/ZnO 계면에서 장벽을 제어할 수 없습니다. 2−x} /Pt 이종구조는 그림 8a, b에 표시되어 있습니다.

a의 전도대 오프셋에 대한 개략도 , b Ti/ZnO/CeO_2−x /Pt 및 c , d Ti/CeO_2−x /ZnO/Pt 이종구조 메모리 장치. Arrows represent electrons drift direction according to switching polarities

In the positive voltage region, on the other hand, electrons can be easily injected through the defects in ZnO from Pt electrode to the CeO_2−x 층. These electrons are then drifted from CeO_2−x layer to Ti top electrode. The barrier heights of top Ti/CeO_2−x (1.13 eV) and bottom ZnO/Pt (2.28 eV) interfaces suggest a Schottky emission as shown in Fig. 8c, d. When a negative voltage is swept to Ti top electrode, electron injection from top electrode is controlled by this Schottky barrier at Ti/CeO_2−x interface, because trapping and de-trapping phenomena can easily occur at the lower barrier (1.13 eV). Oxygen ions can be migrated to Ti/CeO_2−x interface by applying a positive voltage. The RS mechanism in Ti/CeO_2−x /ZnO/Pt heterostructure memory device can be explained by the creation and dissolution of conducting filaments with oxygen vacancies in the oxide layers [41]. It means that oxygen ions can thus move back and forth between Ti/CeO_2−x interface and oxide layers by two opposite polarities of the external bias. When a positive voltage is swept on Ti electrode, oxygen ions are drifted from CeO_2−x /ZnO to Ti/CeO_2−x 상호 작용. The conducting filaments with oxygen vacancies are formed in the oxide layer, and consequently, resistance state is switched from OFF- (HRS) to ON-state (LRS). When a negative voltage is swept on Ti TE, process of de-trapping is started and oxygen ions gathered at Ti/CeO_2−x interface are moved back toward the bottom electrode. The conducting filaments are ruptured due to the migration of oxygen ions. The device is thus switched back again into HRS. Based on the current results, we have investigated the effect of device heterostructure such as CeO_2−x /ZnO and ZnO/CeO_2−x and electroforming polarity on resistive switching parameters for possible applications in resistive random access memory devices. We have noticed that both device structures and their electroforming polarity pose significant influence on switching parameters such as electroforming voltage, memory window, and uniformity in SET/RESET voltages. However, more attention is needed to achieve faster programing/erasing time, higher scalability, electroforming-free, and low cast devices in future research. In particular, work is needed in choosing suitable electrode material, utilizing either nanocrystals or metal ions embedded in an insulating layer and fabricating device on buffer layer structures.