MOS 캐패시턴스별 음전용량 FET 비교 분석

연구 방법

Ge NCFET 핵심 제작 공정을 그림 1a에 보입니다. 4인치 n-Ge(001) 웨이퍼(저항률 0.088-0.14 Ω·cm)를 기판으로 사용했습니다. 게이트 전 세정 후 Ge 웨이퍼를 초고진공 챔버에 넣고 Si₂H₆로 표면 패시베이션했습니다. 40분과 60분 두 가지 패시베이션 시간을 사용했습니다. 이후 TaN/HZO/TaN/HfO₂ 스택을 증착했습니다. HfO₂ 유전체 층과 HZO 강유전체 층 두께는 각각 4.35 nm, 4.5 nm입니다. 게이트 패터닝과 식각 후 소스/드레인(S/D) 영역을 보론 이온(B⁺)으로 30 keV, 1×10¹⁵ cm⁻² 도즈로 이온 주입했습니다. S/D 금속 니켈을 리프트오프 공정으로 형성했습니다. 마지막으로 450°C에서 30초 급속 열처리를 수행했습니다. TaN/HfO₂ 스택의 제어 MOSFET도 제작했습니다. 그림 1b, c는 제작된 NCFET과 제어 MOSFET의 개략도입니다. 제작된 NCFET의 내부 금속 게이트는 채널 표면 전위를 상쇄하는데, 이를 MFMIS 구조라 부릅니다.

a 제작된 NC 소자 핵심 공정 단계. 제작된 b NCFET 및 c 제어 MOSFET 개략도

결과 및 논의

그림 2a는 40분 표면 패시베이션을 가진 NCFET과 제어 MOSFET 쌍의 측정된 I_DS-V_GS 곡선입니다. 두 소자 모두 게이트 길이 L_G=3.5 µm입니다. 40분 패시베이션 NC 소자가 제어 MOSFET에 비해 I_DS가 현저히 개선되었습니다. NCFET 전달 곡선은 비히스테리시스 특성을 보입니다. 그림 2b의 포인트 SS 대 I_DS 곡선에서 NC 트랜지스터가 제어 소자 대비 개선된 SS를 보이지만 60 mV/decade 미만 SS는 나타나지 않습니다. 그림 2c에서 NC 트랜지스터가 V_DS=-0.05 V에서 제어 소자 대비 현저히 향상된 선형 트랜스컨덕턴스 G_m을 얻습니다. 그림 3은 60분 표면 패시베이션 NCFET과 제어 MOSFET의 전기적 성능 비교로, 유사하게 NCFET의 I_DS, 포인트 SS, G_m이 제어 소자보다 우수합니다.

a 40분 패시베이션 NCFET과 제어 MOSFET의 측정된 I_DS-V_GS 곡선. b 포인트 SS 대 I_DS, c G_m 특성 비교

a 60분 패시베이션 NCFET과 제어 MOSFET의 측정된 I_DS-V_GS 곡선. b 포인트 SS 대 I_DS, c G_m 특성 비교

그림 4a는 V_DS=-0.05 V, V_GS-V_TH=-1.0 V에서 NCFET과 제어 MOSFET의 구동 전류 통계 결과입니다. NCFET은 60분, 40분 패시베이션에서 각각 18.7%, 35.6% I_DS 향상을 보였습니다. 40분 패시베이션 NCFET이 60분 NC 소자보다 C_MOS와 C_FE 간 더 좋은 매칭을 가짐을 추측할 수 있습니다. 그림 4b에서 NCFET은 60분, 40분 패시베이션에서 각각 26.4%, 51.3% 최대 트랜스컨덕턴스 G_m,max 향상을 보였습니다. 40분 패시베이션 제어 MOSFET이 60분보다 높은 I_DS와 G_m,max를 보이는데, 이는 더 작은 등가 산화막 두께(EOT)로 인한 더 큰 C_MOS 때문입니다. 내부 금속 게이트가 등전위면을 제공해 소자를 용량성 전압 분배기로 등가 모델링 가능합니다. 총 캐패시턴스 C_G는 C_FE와 C_MOS의 직렬입니다. 내부 게이트 전압은 NC 효과로 증폭됩니다. 내부 전압 증폭 계수 β=|C_FE|/(|C_FE|-C_MOS)는 |C_MOS|=|C_FE|일 때 최대가 됩니다[20,21]. C_FE와 C_MOS의 최적 매칭 달성이 온 전류 개선의 전제조건입니다.

40분, 60분 패시베이션 NCFET과 제어 MOSFET의 통계적 a I_DS, b G_m 결과

추출된 V_int 대 게이트 전압 V_GS 곡선을 그림 5a에 보입니다. NC 트랜지스터의 V_int는 I_DS-V_int 곡선이 제어 소자의 I_DS-V_GS 곡선과 정확히 동일하다는 가설로 추출 가능합니다. 내부 전압 증폭 계수 dV_int/dV_GS를 그림 5b에 보입니다. 40분 패시베이션 NCFET에서 넓은 V_GS 스위핑 범위에서 dV_int/dV_GS>1을 달성해 측정 과정에서 제어 소자보다 가파른 SS에 기여하는데, 이는 국소 분극 스위칭 때문입니다[22]. 이는 그림 2b 결과와 일치합니다. 60분 패시베이션 NCFET에서는 V_GS<0 V 범위에서 V_GS 양방향 스위핑 시 dV_int/dV_GS>1을 달성해 그림 3b의 상승된 SS와 일치합니다.

a 추출된 V_int 대 V_GS 곡선. b 내부 전압 증폭 계수 대 V_GS 곡선

그림 6a는 NC 트랜지스터의 추출된 C_MOS 대 V_GS 곡선으로, 그림 5a의 V_int-V_GS와 제어 MOSFET의 C_G-V_GS 곡선에 의존합니다. 추출된 C_MOS가 측정된 C_G와 잘 일치해 계산 방법의 타당성이 입증됩니다. C_FE와 C_MOS 대 V_FE 곡선을 그림 6b에 도시했습니다. NC 효과 개시부터 이중 V_GS 스위핑 내내 음의 C_FE 절댓값이 C_MOS를 초과합니다. |C_FE|>C_MOS이고 C_FE<0이면 히스테리시스 없는 특성이 나타나며, C_MOS와 C_FE 매칭이 로직 응용에 유리합니다[23,24]. 그림 2a, 3a의 히스테리시스 없는 특성은 모든 도메인 매칭과 억제된 전하 트래핑 덕분입니다[25]. 안정한 분극 스위칭이 비히스테리시스 특성의 원인입니다[26]. 또한 40분 패시베이션 NCFET이 60분보다 C_FE와 C_MOS 간 더 좋은 매칭을 가져 더 우수한 전기적 성능을 보임을 직접적으로 입증합니다. FE 분극이 V_FE를 변화시키고 FE 전하를 변하게 합니다. 총 전하는 V_GS 증가분 외에 FE 분극으로 인해 배가됩니다. 즉, 주어진 V_GS에서 채널 전하가 증가해 I_DS가 향상됩니다. 결과적으로 전달 특성에서 가파른 SS가 실험적으로 나타납니다.

a 측정된 C_G와 추출된 C_MOS 대 V_GS 함수. b C_FE와 C_MOS 대 V_FE 곡선

결론

40분, 60분 패시베이션 NCFET 모두에서 히스테리시스 없는 전달 특성을 얻었습니다. 실험적으로 40분 패시베이션 NC Ge pFET이 60분 NC 소자보다 더 우수한 전기적 특성을 가짐을 보였습니다. HZO 기반 NCFET의 NC 효과도 입증했습니다. NCFET에서 가파른 SS와 dV_int/dV_GS>1을 달성했습니다. 40분 패시베이션 NCFET이 C_FE와 C_MOS 간 좋은 매칭을 달성해 비히스테리시스 특성에 기여했습니다. 서로 다른 NC 행동은 FE 박막 내 미시적 도메인 벽 스위칭과 관련된 것으로 보입니다.

데이터 및 자료 가용성

본 논문 결론을 뒷받침하는 데이터셋은 논문 내에 포함되어 있습니다.

약어

B⁺:

보론 이온

EOT:

등가 산화막 두께

FETs:

전계효과 트랜지스터

HZO:

HfZrOₓ

IC:

집적회로

I-MOS:

충격 이온화 금속-산화막-반도체

MOS:

금속 산화막 반도체

NC:

음전용량

NCFET:

음전용량 전계효과 트랜지스터

NEMFET:

나노전기기계 FET

S/D:

소스/드레인

SS:

서브임계 스윙