다른 MOS 커패시턴스를 가진 음의 커패시턴스 전계 효과 트랜지스터의 비교 연구

결과 및 토론

그림 2a는 측정된 I를 나타냅니다. _DS -V _GS 40 min 표면 패시베이션을 갖는 한 쌍의 NCFET 및 제어 MOSFET의 곡선. 두 장치 모두 게이트 길이가 L입니다. _G 3.5 μm. 40분 부동태화 NC 장치는 상당히 개선된 I _DS 제어 MOSFET보다 NCFET의 전달 곡선은 히스테리시스가 없는 특성을 나타냅니다. 포인트 SS 대 I _DS 그림 2b의 곡선은 sub-60 mV/decade의 SS가 나타나지 않지만 NC 트랜지스터가 제어 장치에 비해 SS를 개선했음을 보여줍니다. 그림 2c는 NC 트랜지스터가 크게 향상된 선형 트랜스컨덕턴스를 얻는 것을 보여줍니다. G _m V에서 제어 장치를 통해 _DS − 0.05 V의 그림 3은 60 분 동안 표면 패시베이션이 적용된 NCFET 및 제어 MOSFET의 전기적 성능을 비교합니다. 마찬가지로 나 _DS , 포인트 SS 및 G _m NCFET의 성능이 제어 MOSFET의 성능보다 우수합니다.

아 측정된 나 _DS -V _GS 40 min 패시베이션을 갖는 NCFET 및 제어 MOSFET의 곡선. b의 비교 포인트 SS 대 나 _DS 및 c 지 _m NC FET와 제어 MOSFET 간의 특성

아 측정된 나 _DS -V _GS 60 min 패시베이션이 있는 NCFET 및 제어 MOSFET의 곡선. b의 비교 포인트 SS 대 나 _DS 및 c 지 _m NCFET와 제어 MOSFET 간의 특성

그림 4a는 V에서 NCFET 및 제어 MOSFET의 구동 전류에 대한 통계적 결과를 보여줍니다. _DS − 0.05 V 및 V _GS -V _TH =− 1.0 V. NCFET는 I에서 18.7% 및 35.6% 개선을 보여줍니다. _DS 제어 장치와 비교하여 각각 60 min 및 40 min 표면 패시베이션에 대해. 40 분 동안 부동태화된 NCFET는 C _MOS 및 C _FE 60 min으로 NC 장치에. 그림 4b는 NCFET가 최대 트랜스컨덕턴스 G에서 26.4% 및 51.3% 개선되었음을 보여줍니다. _m,최대 제어 장치와 비교하여 각각 60 min 및 40 min 표면 패시베이션. 40 분 동안 표면 패시베이션이 있는 제어 MOSFET은 더 높은 I _DS 그리고 G _m,최대 60 분 동안 부동태화된 장치보다 더 큰 C _MOS 더 작은 등가 산화물 두께(E _OT ). 내부 금속 게이트는 등전위 평면을 제공합니다. 장치는 용량성 전압 분배기로 동등하게 모델링될 수 있습니다. 총 커패시턴스 C _G C 시리즈입니다. _FE 및 C _MOS . 내부 게이트 전압은 NC 효과로 인해 증폭됩니다. 내부 전압 증폭 계수 β =∣ C _FE ∣ / ∣ C _FE ∣ − C _MOS |C일 때 최대값을 얻습니다. _MOS | =|C _FE | [20, 21]. C의 최적화된 매칭 달성 _FE 및 C _MOS 전류 개선의 전제 조건입니다.

통계 a 나 _DS 그리고 b 지 _m 40 및 60 min 패시베이션 기간을 갖는 NCFET 및 제어 MOSFET의 결과

추출된 V _int 대 게이트 전압 V _GS 곡선은 그림 5a에 나와 있습니다. V _int I _DS -V _int NC 트랜지스터의 곡선은 I와 정확히 동일합니다. _DS -V _GS 제어 장치의 곡선. 내부 전압 증폭 계수 dV _int /dV _GS 도 5b에 도시되어 있다. 디V _int /dV _GS> 1은 V의 넓은 범위에서 달성됩니다. _GS 40 min 표면 패시베이션이 있는 NCFET의 경우 측정 과정에서 제어 장치보다 가파른 SS에 기여하며 이는 국부 분극 스위칭으로 인한 것입니다[22]. 이는 앞서 도 2b의 결과와 일치한다. 60 min 패시베이션이 있는 NCFET의 경우 내부 전압 증폭 계수 dV _int /dV _GS> 1은 V 범위에서 달성됩니다. _GS V의 이중 스위핑의 경우 <0 V _GS , 이는 그림 3b의 상승된 SS와 일치합니다.

아 추출된 V _int V의 함수로 _GS 곡선. ㄴ 내부 전압 증폭 계수 대 V _GS 곡선

그림 6a는 추출된 C를 보여줍니다. _MOS 대 V _GS V에 의존하는 NC 트랜지스터의 곡선 _int -V _GS 그림 5a 및 C _G -V _GS 제어 MOSFET의 곡선 추출된 C _MOS 측정된 C와 잘 일치합니다. _G. 따라서 계산 방법의 타당성이 입증됩니다. C _FE 및 C _MOS 대 V _FE 곡선은 그림 6b에 나와 있습니다. NC 효과 시작부터 음수 C의 절대값 _FE 트랜지스터의 C 초과 _MOS V의 이중 스위핑용 _GS 항상 그림 6b. |C _FE |> C _MOS 및 C _FE <0은 히스테리시스가 없는 특성을 유발할 수 있으며 C의 일치 _MOS 및 C _FE 논리 응용 프로그램에 유용합니다[23, 24]. Fig. 2a 및 3a는 모든 도메인 매칭 및 억제된 전하 트래핑에 기인하는 것으로 관찰됩니다[25]. 안정적인 분극 스위칭은 비히스테리시스 특성을 담당합니다[26]. 또한, 큰 내부 게이트 이득 dV _int /dV _G> 1은 |C 사이의 약간의 불일치에 기인합니다. _FE | 및 C _MOS 하위 임계값 영역에서 NC 장치의 가파른 SS가 발생합니다. 한편, C _FE 및 C _MOS 60 min 패시베이션이 있는 NCFET보다 40 min 패시베이션이 있는 NCFET의 경우. 따라서 이것은 40 min 패시베이션을 가진 NCFET가 60 min 패시베이션을 가진 NCFET보다 더 나은 전기적 성능을 가지고 있음을 나타내는 직접적인 증거를 제공합니다. FE 편광은 V를 변경합니다. _FE; 따라서 FE의 요금은 다양합니다. V 증가 외에 FE 분극에 기인하는 총 전하가 증가합니다. _GS . 즉, 주어진 V에 대해 _GS , 채널의 전하가 증가하므로 I _DS 개선합니다. 그 결과 실험에서 전달 특성의 가파른 SS가 나타납니다.

아 측정된 C _G 추출된 C _MOS V의 함수로 _GS . ㄴ C _FE 및 C _MOS 대 V _FE 곡선