전기와 자기 전류가 도체를 흐르면 도체를 감싸는 자기장 생성. 도체를 코일로 감으면 자기장이 코일 축을 따라 정렬. 다른 조건 동일할 때 전류가 강할수록 자기장 강해짐. 인덕터와 자기장 인덕터는 자기장에 에너지를 저장해 전류 변화에 저항. 트랜스포머에서 두 인덕티브 코일이 공통 철심을 공유해 한 코일의 자기장이 다른 코일로 에너지 전달. 트랜스포머 외에 전자기장을 기계적 운동에 활용 가능. 솔레노이드 전류 흐르는 코일의 자기장이 인근 자성 물체—아마추어(armature)라 불림—를 당기면 솔레노이드 형성. 아마추어는 DC 또는

이상적 시나리오에서 기계식 스위치는 접점이 만나는 즉시 즉시 닫혀 연속적인 전기 경로 생성. 현실에서는 이동 접점의 질량과 스위치 메커니즘의 고유 탄성으로 접점이 처음 만날 때 짧은 바운스 발생. 이 진동은 접점이 안정된 상태로 정착하기 전 수분의 1밀리초에서 수 밀리초 지속. 백열등 켜기 같은 저속 애플리케이션에서는 램프 예열 시간이 바운스 지속 시간보다 훨씬 길어 바운스 지각 불가. 스위치가 고속 전자 회로—증폭기, 마이크로컨트롤러, 디지털 카운터—에 공급되면 바운스가 의도치 않은 다중 전이 유입. 결과는 노이즈 출력이나 잘못된

공정 자동화에서 스위치의 정상 위치는 외부 힘이 가해지지 않았을 때 점유하는 상태—선반에 장착되어 작동 대기 중일 때의 위치입니다. 스위치 접점은 작동 시 닫힘(연속성 생성) 또는 열림(연속성 차단)하도록 설계. 작동하지 않았을 때 접점이 어떻게 동작하는지가 정상 상태를 정의: 상시 개방 (NO) — 비작동 위치에서 접점 열림. 스위치 작동 시 닫혀 회로 완성. 상시 폐쇄 (NC) — 비작동 위치에서 접점 닫힘. 작동 시 회로 개방. 스프링 리턴 메커니즘이 있는 스위치의 경우, 부하 없을 때 스프링이 접점을 미는 방향을 정상 방

스위치의 주 기능은 명령에 따라 두 도체를 신뢰성 있게 연결하고 차단하는 것. 이 전기 경로를 만들고 끊는 요소를 접점이라 부릅니다. 기본 원리는 레버가 두 구리선을 강제로 맞대게 하는 것처럼 단순할 수 있지만, 진정으로 신뢰성 있는 스위치 설계는 신중한 재료 선택, 정밀한 기계적 가이드, 환경 및 전기적 스트레스에 대한 보호가 요구됩니다. 접점 재료와 성능 산업용 접점은 보통 은 또는 은-카드뮴 합금으로 제작. 이 금속들은 표면 부식이나 산화에 노출되어도 전도성을 유지해 시간이 지나도 낮은 접촉 저항 보장. 금도금 접점은 최고의

스위치는 전기 시스템의 기초이지만, 이후 장에서 다루는 초기 기술의 기계식 스위치 기반 디지털 논리를 위해 스위치 유형에 대한 깊은 이해가 필수적입니다. 스위치 구동 회로를 고체 상태 논리 게이트와 함께 학습하면 두 개념 모두 단순해지고 불 대수—디지털 논리의 수학적 중추—마스터의 기초가 됩니다. 전기 스위치란? 전기 스위치는 회로에서 전자 흐름을 차단하거나 완성하는 장치. 완전 닫힘(온) 또는 완전 열림(오프)인 이진 요소로 동작. 이 장에서는 오늘날 존재하는 다양한 스위치 범주를 탐구합니다. 다양한 스위치 유형 학습 가장 단

디지털 논리 게이트는 집적 회로로 제작됩니다—트랜지스터와 저항이 단일 반도체 웨이퍼에 에칭됩니다. 소량의 게이트가 필요한 엔지니어, 기술자, 하비스트에게 듀얼 인라인 패키지(DIP)는 가장 접근하기 쉽고 비용 효율적인 솔루션으로 남아 있습니다. DIP IC는 0.100인치 간격으로 균일하게 배치된 핀을 가져 표준 PCB 레이아웃과 완벽 호환. 일반적인 핀 수는 8, 14, 16, 18, 24핀입니다. 부품 번호 업계 표준 부품 번호는 게이트 유형과 수량을 설명. 예를 들어 어느 주요 제조사의 74LS02든 동일하게 동작해 공급업체

논리 게이트 입력 전압 논리 회로는 이진 값을 나타내는 두 개의 이산 전압 레벨로 동작하도록 설계: 공급 전압에 가까운 하이(로직 1)와 접지 근처의 로우(로직 0). 이상적 세계에서는 이 레벨들이 정확히 공급 레일에 위치하지만, 실제 트랜지스터 강하와 로딩 효과로 신호는 보통 0V와 공급 전압 사이 어딘가에 위치. TTL 게이트 입력 전압 허용치 TTL 소자는 공칭 5V 공급(±0.25V)에서 동작. 완벽한 TTL 하이는 정확히 5.00V, 완벽한 로우는 0.00V지만 실제 임계값은 더 관대: 로우 입력 허용: 0V ~ 0.8

NAND와 NOR 게이트는 충분한 개수로 결합했을 때 단독으로 다른 모든 논리 연산을 구현할 수 있는 유일한 표준 논리 패밀리입니다. 이 보편적 특성은 이 두 게이트 타입 중 하나에만 의존하는 많은 디지털 제어 시스템의 기초입니다. 예를 들어 간단한 OR 기능은 NAND 게이트 세 개로만 구축 가능하며, NOR 게이트로도 동일하게 달성 가능. 다음 섹션에서는 NOT, AND, OR, NAND, NOR 등 모든 기본 게이트를 오직 NAND만으로 또는 오직 NOR만으로 구성하는 방법을 보여줍니다. NOT 기능 구성 NAND와 NOR

상보 출력 게이트 많은 설계에서 엔지니어는 단일 논리 소자에서 반전 및 비반전 출력을 모두 제공하는 게이트가 필요합니다. 고전적 예로 단일 입력 버퍼이면서 인버터 역할도 하여 각 기능별 별도 단자를 제공하는 경우가 있습니다. AND와 NAND 결과를 동시에 제공하는 2입력 게이트도 존재. 이런 소자를 상보 출력 게이트라 합니다. 이러한 게이트의 표준 기호는 기본 게이트 모양에 막대와 두 출력 라인이 있는 형태. 상보 기호 배열은 아래와 같습니다: 상보 게이트의 이점 상보 게이트는 공간이 중요한 고밀도 회로에서 매우 유용. 추가

지금까지 트랜지스터 논리 회로 분석은 TTL 설계 패러다임에 국한되었습니다. 바이폴라 트랜지스터를 사용하며, 플로팅 입력이 하이(Vcc 연결)와 동등하고 오픈 컬렉터 출력 단을 허용하는 일반적인 전략을 유지해 왔습니다. 하지만 이것이 논리 게이트를 구축하는 유일한 방법은 아닙니다. 전계효과 트랜지스터 전계효과 트랜지스터, 특히 절연 게이트 타입을 게이트 설계에 사용할 수 있습니다. 전압 제어 소자라 전류 제어인 바이폴라보다 회로가 단순해집니다. 아래 P-채널과 N-채널 IGFET으로 구성된 인버터를 보세요:   &nbs

TTL 회로 분석 전형적인 TTL NOR 게이트를 분석하고 이를 OR 게이트로 변환하는 방법을 살펴봅니다. 아래 회로는 핵심 구성 요소를 보여줍니다: 트랜지스터 Q1과 Q2는 다른 TTL 설계에서 사용된 조향 네트워크처럼 2다이오드 조향 네트워크 역할을 합니다. 이들을 명시적 다이오드로 대체하면 동작이 더 명확해집니다: 입력 A가 플로팅이거나 Vcc에 연결되면 베이스 전류가 Q3로 흘러 포화 구동. A가 접지되면 해당 전류가 Q1의 왼쪽 조향 다이오드를 통해 우회되어 Q3를 차단시킴. 입력 B와 트랜지스터 Q4에도 같은 논리 적

표준 오픈 컬렉터 TTL 인버터에 두 번째 입력을 추가하면 자연스럽게 NAND 기능을 구현하는 회로가 됩니다. 이 글에서는 분석 과정을 살펴보고 트랜지스터 동작을 설명하며, 간단한 인버터에 인버터 단을 하나 더해 AND 게이트로 만드는 방법을 보입니다. 인버터에서 2입력 소자로 시작점은 일반적인 오픈 컬렉터 TTL 인버터. 첫 번째 입력과 똑같이 두 번째 입력 단자를 두 번째 트랜지스터 Q2의 베이스에 연결해 회로를 확장. 결과 회로도는 다음과 같습니다: 도식은 단순하지만 이 소자는 2입력 인버터로 동작하지 않습니다. 논리적 분

논리 게이트의 활용 인버터와 버퍼 회로는 단일 입력 논리 연산의 전체 범위를 다룹니다. 실제 기능적 깊이를 더하려면 입력 수를 늘려 가능한 입력 상태를 증가시키고 더 복잡한 논리 동작을 가능하게 합니다. 단일 입력으로는 하이(1) 또는 로우(0) 두 상태만 가능. 2입력 게이트는 네 가지 조합(00, 01, 10, 11), 3입력 게이트는 여덟 가지(000, 001, 010, 011, 100, 101, 110, 111), 일반적으로 n개 입력에 대해 2^n개 상태: 이 추가 조합들은 게이트 출력이 단순히 단일 신호를 반전하거나 버

두 인버터 게이트를 캐스케이드 연결—하나의 출력이 두 번째의 입력이 되게—하면 두 번의 반전이 상쇄되어 비반전 경로가 생성됩니다. 이는 중복처럼 보일 수 있지만 중요한 역할을 합니다: 약한 신호 증폭. TTL 논리에서 모든 게이트는 신호 증폭기 역할을 합니다. 충분한 전류를 소싱하거나 싱크할 수 없는 약한 소스는 인버터 쌍에 의해 증폭됩니다. 논리 레벨은 동일하게 유지되지만 최종 인버터의 완전한 전류 소싱 및 싱킹 능력이 후속 부하를 구동하는 데 사용 가능해집니다. 이 기능을 정확히 수행하는 전용 부품이 버퍼 게이트입니다. 기호는

단일 트랜지스터 인버터는 설명용으로는 좋지만 실제 디지털 논리에 필요한 성능이 부족합니다. 실용적인 NOT 게이트는 고전압 이득을 위해 다중 트랜지스터를 사용해 출력 트랜지스터가 완전 차단 또는 완전 포화에서 깨끗하게 동작하게 하며, 우발적 손상을 방지하는 보호 요소를 포함합니다. 실용적 인버터 회로도 아래는 신뢰성 있는 고이득 동작에 필수적인 모든 구성 요소를 포함한 기능적 TTL NOT 게이트의 완전한 회로도입니다: 설계는 저항, 다이오드, 바이폴라 접합 트랜지스터(BJT)만 사용합니다. 전계효과 트랜지스터(FET)를 사용하

이진 숫자법이 매혹적인 수학적 구조이긴 하지만, 그 진정한 힘은 전자공학에 적용될 때 드러납니다. 이 장에서는 이진 비트가 실제 회로 동작으로 어떻게 변환되는지 보여줍니다. 이진 숫자법의 의의는 단순성에 있습니다: 비트는 0 또는 1 두 값만 가질 수 있습니다. 두 포화 상태 사이를 토글할 수 있는 모든 물리적 매체가 비트를 표현할 수 있습니다. 따라서 이진 비트를 저장할 수 있는 모든 시스템은 수치 값을 인코딩하고 조작할 수 있습니다—디지털 컴퓨팅의 초석. 이진법과 전자 회로 트랜지스터 이진 동작 트랜지스터는 극한으로 바이어스될

이진 숫자 체계를 마스터하는 것은 디지털 회로를 설계, 구축, 트러블슈팅하는 모든 사람에게 필수적입니다. 두 값만으로 이루어진 이진 언어는 회로의 두 트랜지스터 상태인 포화(온)와 차단(오프)에 직접 매핑됩니다. 이러한 자연스러운 적합성 덕분에 이진법은 전자공학에서 수치 데이터 표현과 조작의 기본 선택이 되었습니다. 이진수를 저장하는 디지털 회로를 구성할 때, 설계자는 각 비트마다 전용 온/오프 단계를 할당해야 합니다. 즉, 시스템의 최대 비트 폭이 표현 가능한 서로 다른 수치의 개수를 결정하며, 주판의 막대 개수가 표시할 수 있는

부호 있는 이진수로 작업할 때 덧셈이나 뺄셈 결과가 고정된 비트 수로 표현 가능한 크기를 초과할 수 있습니다. 이 현상을 오버플로라 하며, 부호 비트 위치가 계산 시작부터 고정되어 있기 때문에 발생합니다. 아래 예에서는 크기 표현에 5비트, 최상위(6번째) 비트를 부호 비트로 사용합니다. 5비트 크기로 2⁵ = 32개 정수값 표현 가능, 0부터 최대 크기까지. 따라서 표현 가능한 가장 큰 양수는 +31₁₀(011111₂), 가장 작은 수는 −32₁₀(100000₂)입니다. 6비트 숫자 필드의 제한 같은 6비트 필드를 사용하는 두

이진 뺄셈은 비트별 차용을 통해 수행할 수 있지만, 2의 보수 산술을 사용하면 더 간단합니다. 피감수를 음수 이진 형태로 변환한 후 더하면 연산이 단일 이진 덧셈으로 축약됩니다. 2의 보수는 양수와 같은 비트 폭으로 음수를 인코딩할 수 있게 하며, 선두 음의 가중치 비트를 사용합니다. 양수에 음수를 더하면 음수 피연산자의 최상위 비트가 음의 가중치로 작용하여 실질적으로 뺄셈을 수행합니다. 예제 1: 7₁₀ − 5₁₀ 세 데이터 비트와 한 음의 가중치 비트로 2의 보수 표현: 양수 7 = 0111₂ 음수 5 = 1011₂ 이제 더합

뺄셈은 피감수를 음수 값으로 취급하여 덧셈으로 변환할 수 있습니다. 예를 들어 7 − 5는 7 + (−5)가 됩니다. 양수 이진 표현을 마스터한 후, 뺄셈을 같은 덧셈 루틴으로 수행할 수 있도록 음수를 인코딩하는 것이 다음 단계입니다. 십진법에서는 마이너스 기호가 최상위 자릿수 앞에 붙습니다(예: −5). 이진 하드웨어에서는 하이 또는 로우 두 상태만 있으므로 부호를 비트 패턴 자체 내에 인코딩해야 합니다. 이 문맥에서 마이너스 기호 같은 세 번째 기호는 없습니다. 한 비트를 수학적 부호를 나타내도록 예약하는 것이 한 해결책입니다: