전기 및 자기 도체를 통한 전류는 도체를 둘러싸는 자기장 라인을 생성합니다. 그 도체가 코일 모양으로 감겨 있으면 생성된 자기장이 코일의 길이를 따라 배향됩니다. 전류가 클수록 자기장의 세기가 커지고 다른 모든 요소는 동일합니다. 인덕터 및 자기장 인덕터는 이 자기장에 저장된 에너지로 인해 전류 변화에 반응합니다. 공통 철심 주위에 두 개의 인덕터 코일로 변압기를 구성할 때 이 필드를 사용하여 한 코일에서 다른 코일로 에너지를 전달합니다. 그러나 인덕터 및 변압기에서 본 응용 분야보다 전자기장에 대한 더 간단하고

스위치가 작동되고 접점이 작동의 힘에 따라 서로 접촉할 때 단일의 선명한 순간에 연속성을 설정해야 합니다. 그러나 불행히도 스위치는 이 목표를 정확히 달성하지 못합니다. 움직이는 접점의 질량과 메커니즘 및/또는 접점 재료에 내재된 탄성으로 인해 접점은 완전히 정지하고 끊김 없는 접점을 제공하기 전에 몇 밀리초 동안 닫힐 때 바운스됩니다. 많은 애플리케이션에서 스위치 바운스는 중요하지 않습니다. 백열 램프를 제어하는 ​​스위치가 작동될 때마다 몇 주기 동안 바운스되는지 여부는 거의 중요하지 않습니다. 램프의 예열 시간이 바운스 시

모든 종류의 스위치 접점은 작동될 때 접점이 닫히거나(연속성 설정) 작동될 때 개방(인터럽트 연속성)되도록 설계할 수 있습니다. 스프링 리턴 메커니즘이 있는 스위치의 경우 스프링이 힘을 가하지 않고 스프링이 리턴하는 방향을 정상이라고 합니다. 위치. 따라서 이 위치에서 열려 있는 연락처를 정상적으로 열려 있음이라고 합니다. 이 위치에서 닫혀 있는 연락처를 정상적으로 닫혀 있는이라고 합니다. . 정상 프로세스 전환 조건 프로세스 스위치의 경우 정상 위치 또는 상태는 스위치에 프로세스 영향이 없을 때 스위치가 있는 위치입니다.

두 개의 도체를 제어된 방식으로 서로 접촉시키는 모든 메커니즘으로 스위치를 구성할 수 있습니다. 이것은 레버를 움직여 두 개의 구리선이 서로 닿도록 하거나 두 개의 금속 스트립을 직접 밀어 접촉하는 것처럼 간단할 수 있습니다. 그러나 우수한 스위치 설계는 견고하고 신뢰할 수 있어야 하며 작업자에게 감전 가능성을 제공하지 않아야 합니다. 따라서 산업용 스위치 디자인이 이렇게 조잡한 경우는 드뭅니다. 전기 연결을 만들고 끊는 데 사용되는 스위치의 전도성 부분을 접점이라고 합니다. . 접점은 일반적으로 표면 부식이나 산화로 인해

이 책 시리즈의 후반부에서 전기 스위치의 기본 주제를 다루는 것이 이상하게 보일 수 있지만 이어지는 장에서는 반도체 게이트 회로가 아닌 기계적 스위치 접점을 기반으로 하는 디지털 기술의 더 오래된 영역을 탐구하기 때문에 그렇게 합니다. , 스위치 유형에 대한 철저한 이해가 필요합니다. 솔리드 스테이트 논리 게이트에 대해 배우는 동시에 스위치 기반 회로의 기능을 배우면 두 주제를 더 쉽게 이해할 수 있으며 디지털 논리 회로 이면의 수학인 부울 대수학에서 향상된 학습 경험을 위한 무대를 마련합니다. 전기 스위치란 무엇입니까? 전기

디지털 논리 게이트 회로는 집적 회로로 제조됩니다. 모든 구성 트랜지스터와 저항기는 단일 반도체 재료 위에 구축됩니다. 적은 수의 게이트를 사용하는 엔지니어, 기술자 또는 취미 생활자는 DIP(Dual Inline Package) 하우징에 포함된 필요한 것을 찾을 수 있습니다. DIP로 둘러싸인 집적 회로는 표준 회로 기판 레이아웃 호환성을 위해 서로 0.100인치 간격으로 위치한 짝수개의 핀과 함께 사용할 수 있습니다. 8, 14, 16, 18 및 24의 핀 수는 DIP 칩에 일반적입니다. 부품 번호 이러한 DIP 패키지에 부

논리 게이트의 입력 전압 논리 게이트 회로는 가변 전압으로 표현되는 높음(1) 및 낮음(0)의 두 가지 유형의 신호만 입력 및 출력하도록 설계되었습니다. 낮음 상태. 완벽한 세계에서 모든 논리 회로 신호는 이러한 극한 전압 한계에 존재하며 절대 이를 벗어나지 않습니다(즉, 높음의 경우 전체 전압 미만, 낮음의 경우 0보다 큰 전압). 그러나 실제로 논리 신호 전압 레벨은 트랜지스터 회로의 부유 전압 강하로 인해 이러한 완벽한 한계에 도달하는 경우가 거의 없으므로 게이트 회로가 전체 공급 전압 및 0. TTL 게이트 입력의 전

NAND 및 NOR 게이트에는 보편적인 특성이 있습니다. 즉, 게이트가 충분하면 두 게이트 유형 모두 다른 게이트 유형의 작동을 모방할 수 있습니다. 예를 들어, 연결된 3개의 NAND 게이트를 사용하여 OR 기능을 나타내는 회로를 구축하는 것이 가능합니다. 단일 게이트 유형이 다른 게이트 유형을 모방할 수 있는 능력은 NAND와 NOR만이 누릴 수 있는 것입니다. 사실, 디지털 제어 시스템은 NAND 또는 NOR 게이트만을 중심으로 설계되었으며, 필요한 모든 논리 기능은 상호 연결된 NAND 또는 NOR의 집합에서 파생됩니다.

상보 출력 게이트 때때로 반전 및 비반전 출력을 모두 제공하는 논리 게이트를 갖는 것이 바람직합니다. 예를 들어, 버퍼이자 인버터인 단일 입력 게이트로, 각 기능에 대해 별도의 출력 단자가 있습니다. 또는 단일 회로에서 AND 및 NAND 기능을 모두 제공하는 2입력 게이트입니다. 이러한 게이트가 존재하며 이를 상보 출력 게이트라고 합니다. . 이러한 게이트의 일반적인 기호는 막대와 그로부터 돌출된 두 개의 출력 라인이 있는 기본 게이트 모양입니다. 다음 그림은 상호 보완적인 게이트 기호 배열을 보여줍니다. 보완

지금까지 트랜지스터 논리 회로에 대한 분석은 TTL으로 제한되었습니다. 바이폴라 트랜지스터가 사용되는 설계 패러다임 및 부동 입력의 일반적인 전략은 높음(Vcc에 연결됨)과 동일합니다. ) 입력 및 이에 따라 개방형 수집기 출력 단계의 허용이 유지됩니다. 그러나 이것이 논리 게이트를 구축할 수 있는 유일한 방법은 아닙니다. 전계 효과 트랜지스터 전계 효과 트랜지스터, 특히 절연 게이트 종류는 게이트 회로 설계에 사용할 수 있습니다. 전류 제어 장치가 아닌 전압 제어 장치이기 때문에 IGFET는 매우 단순한 회로 설계를 허용하는 경

TTL 회로 분석 다음 TTL 회로를 살펴보고 그 동작을 분석해 보겠습니다. 트랜지스터 Q1과 Q2는 다른 모든 TTL 회로에서 트랜지스터 Q1에 대해 본 것과 동일한 방식으로 배열됩니다. 증폭기로 기능하는 대신 Q1과 Q2는 모두 2다이오드 조향 네트워크로 사용됩니다. 설명을 돕기 위해 Q1 및 Q2를 다이오드 세트로 대체할 수 있습니다. 입력 A가 플로팅 상태로 남아 있으면(또는 Vcc에 연결됨) 전류가 트랜지스터 Q3의 베이스를 통과하여 포화됩니다. 입력 A가 접지되면 해당 전류는 Q1의 왼쪽 스티어

기본 오픈 컬렉터 인버터 회로를 변경하여 첫 번째와 같은 두 번째 입력 단자를 추가했다고 가정합니다. 이 회로도는 실제 회로를 보여주지만 2입력 인버터라고 하지 않습니다. 분석을 통해 이 회로의 논리 기능이 무엇인지, 이에 따라 무엇으로 지정해야 하는지 알아낼 것입니다. 인버터와 버퍼의 경우와 마찬가지로 Q1이라고 표시된 스티어링 다이오드 클러스터는 증폭 용량에 사용되지 않음에도 불구하고 실제로 트랜지스터처럼 형성됩니다. 불행히도, 단순한 NPN 트랜지스터 구조는 3 이 다이오드 네트워크에는 PN 접합이 필요하므

논리 게이트의 사용 인버터와 버퍼는 단일 입력 게이트 회로의 가능성을 소진시킵니다. 단일 논리 신호로 버퍼링하거나 반전시키는 것 외에 무엇을 더 할 수 있습니까? 더 많은 논리 게이트 가능성을 탐색하려면 회로에 더 많은 입력 단자를 추가해야 합니다. 논리 게이트에 더 많은 입력 단자를 추가하면 입력 상태 가능성의 수가 증가합니다. 인버터나 버퍼와 같은 단일 입력 게이트의 경우 가능한 입력 상태는 두 가지뿐입니다. 입력이 높음(1)이거나 낮음(0)입니다. 이 장의 앞부분에서 언급했듯이 2개의 입력 게이트에는 4 가능성(00, 0

하나의 출력이 다른 게이트의 입력으로 공급되도록 두 개의 인버터 게이트를 함께 연결하면 두 개의 반전 기능이 서로를 취소하여 입력에서 최종 출력으로의 반전이 없도록 합니다. 이것은 무의미한 일처럼 보일 수 있지만 실제로 적용할 수 있습니다. 게이트 회로는 신호 증폭기임을 기억하십시오. , 수행할 수 있는 논리 기능에 관계없이. 약한 신호 소스(부하에 많은 전류를 소싱하거나 싱킹할 수 없는 소스)는 이전 그림에 표시된 쌍과 같은 두 개의 인버터를 사용하여 부스트할 수 있습니다. 로직 레벨은 변경되지 않았지만 최종 인버

앞에서 설명한 단일 트랜지스터 인버터 회로는 실제로 게이트로 사용하기에는 너무 조잡합니다. 실제 인버터 회로에는 전압 이득을 최대화하기 위해 두 개 이상의 트랜지스터(최종 출력 트랜지스터가 완전 차단 또는 완전 포화 상태에 있도록 보장)와 우발적 손상 가능성을 줄이도록 설계된 기타 구성요소가 포함되어 있습니다. 실용 인버터 개략도 다음은 효율적이고 안정적인 작동을 위해 필요한 모든 구성요소를 갖춘 실제 인버터 회로의 개략도입니다. 이 회로는 저항, 다이오드 및 바이폴라 트랜지스터로만 구성됩니다. 바이폴라를 전계 효과 트랜

이진법은 흥미로운 수학적 추상화이지만 전자공학에 실제로 적용되는 것은 아직 보지 못했습니다. 이 장은 이진 비트의 개념을 회로에 실제로 적용하는 것에만 전념합니다. 디지털 전자 제품의 응용에서 이진 계산이 중요한 이유는 비트를 물리적 용어로 쉽게 표현할 수 있기 때문입니다. 이진 비트는 0 또는 1의 두 가지 다른 값 중 하나만 가질 수 있기 때문에 두 개의 포화 상태 사이를 전환할 수 있는 모든 물리적 매체를 사용하여 비트를 나타낼 수 있습니다. 결과적으로 이진 비트를 표현할 수 있는 모든 물리적 시스템은 숫자 양을 나타낼 수

전자공학에서 이진법을 배우고 사용하는 유일한 이유는 숫자를 디지털 형식으로 표현하고 처리하는 회로를 설계, 구축 및 문제 해결하는 방법을 이해하기 위해서입니다. 이진 비트 계산의 2가(2값) 시스템은 켜짐 및 꺼짐 트랜지스터 상태(각각 포화 및 차단)에 의한 표현에 너무 쉽게 적합하므로 이 원리를 활용하여 회로를 설계하고 구축하여 다음을 수행하는 것이 합리적입니다. 이진 계산. 이진수를 표현하는 회로를 구축한다면 우리가 원하는 만큼의 비트를 표현하기에 충분한 트랜지스터 회로를 할당해야 할 것입니다. 즉, 디지털 회로를 설계할 때

부호 있는 이진수에 대한 한 가지 주의 사항은 오버플로의 경우입니다. 여기서 덧셈 또는 뺄셈 문제에 대한 답은 할당된 비트 수로 표현할 수 있는 크기를 초과합니다. 부호 비트의 위치는 문제의 시작 부분부터 고정되어 있음을 기억하십시오. 마지막 예제 문제에서는 5개의 이진 비트를 사용하여 숫자의 크기를 나타내고 맨 왼쪽(6번째) 비트를 음수 가중치 또는 부호 비트로 사용했습니다. 크기를 나타내는 5비트로 표현 범위는 25입니다. , 또는 0에서 최대까지 32개의 정수 단계 즉, 최대 +3110 숫자를 나타낼 수 있습니다. (011

10진수에 맞게 조정된 표준 기술을 사용하여 다른 이진수에서 하나의 이진수를 뺄 수 있습니다(각 비트 쌍의 빼기, 오른쪽에서 왼쪽, 필요에 따라 비트에서 왼쪽으로 차용). 그러나 이미 친숙한(그리고 더 쉬운) 이진 덧셈 기술을 뺄셈에 활용할 수 있다면 더 좋을 것입니다. 방금 배웠듯이 2의 보수 방법과 음의 자릿수 비트를 사용하여 음의 이진수를 나타낼 수 있습니다. 여기에서는 음수 이진수를 사용하여 더하기를 통해 빼겠습니다. 다음은 샘플 문제입니다. 빼기:710 - 510 추가 등가물:710 + (-510 ) 이진법

덧셈이 쉽게 이루어지므로 숫자 중 하나를 음수로 만들기만 하면 동일한 기술로 뺄셈 연산을 수행할 수 있습니다. 예를 들어, 7 - 5의 빼기 문제는 기본적으로 더하기 문제 7 + (-5)와 동일합니다. 양수를 이진수로 나타내는 방법을 이미 알고 있으므로 이제 음수를 나타내는 방법만 알면 뺄 수 있습니다. 일반적으로 위의 예에서와 같이 -5를 사용하여 최상위 자릿수 바로 왼쪽에 빼기 기호를 배치하여 음수 십진수를 나타냅니다. 그러나 이진 표기법을 사용하는 전체 목적은 비트 값을 전압으로 나타낼 수 있는 온/오프 회로를 구성하는