엔지니어링 실수는 절대 피할 수 없습니다. 이러한 실수가 PCB 설계 능력의 낮은 수준이나 우수성이 결여되어 있다고 믿는 바보 같은 짓은 하지 마십시오. 그러나 엔지니어가 저지르는 대부분의 실수는 시스템 효율성, 신호 무결성, 낮은 에너지 소비 및 비용 절감 측면에서 과도한 고려에서 파생되는 경향이 있습니다. 다시 말해, 그러한 실수는 친절함에서 비롯됩니다. 따라서 친절에 대한 인식과 이러한 실수를 시기 적절하게 방지하는 것은 프로젝트의 원활한 구현에 큰 도움이 됩니다. 시스템 효율성 실수 1:CPU의 임의 변경 일부 엔지니어

정보 기술의 지속적인 발전으로 전자 제품은 기능, 범주 및 구조 측면에서 점점 더 복잡해지고 있으며 PCB 설계는 다층 및 고밀도 방향으로 나아가고 있습니다. 따라서 PCB의 EMC 설계는 기판상의 모든 회로가 상호 간섭되지 않도록 정상적이고 안정적인 작동을 보장할 뿐만 아니라 PCB 설계의 EMC(Electromagnetic Compatibility)에 많은 주의를 기울여야 합니다. 또한 회로가 외부 복사 및 전도에 의해 간섭을 받는 것을 방지하기 위해 PCB의 복사 투과 및 전도 방출을 효과적으로 감소시킵니다. 간섭은 EMC의

고속 신호는 통신 업계에서 피할 수 없는 화두입니다. 전송되는 정보의 양이 증가하고 전송 속도가 빨라짐에 따라 고속 신호가 점차 중요해지고 있습니다. 고속 PCB는 고속 신호의 로딩 보드이며 재료 선택, 제조 기술 및 라우팅 설계가 모두 고속 신호의 품질에 영향을 미칩니다. NFP라고도 하는 Non-Functional Pad는 고속 PCB를 제조하는 기술적인 방법이며 삽입 손실은 신호 품질을 나타내는 가장 중요한 매개변수 중 하나입니다. NFP를 제거하거나 유지하는 것은 엔지니어와 제조업체 사이에 피할 수 없는 토론 주제였습니다.

단열재 설명 일반적인 380V AC 배전 시스템에서 제어 전원 공급 장치는 일반적으로 DC 전원 시스템에서 파생됩니다. 발전소의 중요 대기 전원 및 제어 전원으로 DC 시스템의 가장 일반적이고 위험한 결함은 DC 접지 결함입니다. 이 기사에서는 자주 발생하는 절연 결함을 기반으로 DC 제어 전원 공급 장치 절연 감소로 이어지는 일련의 원인을 찾습니다. 결함 검색 및 원인 분석 • 루프 소개 이 기사의 다음 부분에서 언급할 2차 회로는 주로 380V AC 시스템을 따릅니다. 스위치 2차 회로에서 제어 전원은 누전 보호 장치 및

지금까지 스마트폰은 일상의 3분의 1 이상이 스마트폰을 통해 이뤄지는 필수 전자제품이 되었으며 그 가치는 해마다 급증하고 있습니다. 언어 기능이 있는 휴대전화는 2020년까지 23.5%의 비율로 감소할 것으로 추정됩니다. 반대로, 모든 수준의 스마트폰은 2020년까지 8.0%의 성장 추세를 유지할 것입니다. 전화 및 고급 스마트폰. 오늘날의 스마트폰은 음성통화, 이메일과 같은 일반적인 기능 외에도 웹페이지 브라우징, 온라인 통신 및 서비스, 소셜미디어 등 PC와 동등한 기능을 갖추어야 합니다. 또한 최신 운영 체제를 통해 스마트

신호에 대한 상대적 지연의 영향 차동 신호 라인에서 전송되는 신호에는 신호의 차동 모드 성분과 공통 모드 성분이 포함됩니다. 차동 신호의 양은 공식 Vdiff에 따라 두 신호 간의 차이를 나타냅니다. =V1 - V2 . 공통 모드 신호의 양은 다음 공식을 따르는 두 신호의 합계의 절반을 나타냅니다. . 따라서 단일 라인의 전압 변화는 확실히 차동 모드 신호와 공통 모드 신호에 동시에 영향을 미칩니다. 다음으로, 그래프 소프트웨어를 적용하여 차동 모드 신호와 공통 모드 신호에 대한 영향을 각각 연구하기 위해 수학 함수 다이어그램

현재 고속직렬전송을 응용한 고성능 컴퓨터 상호접속망의 전송속도는 1차 SDR(Single Data Rate, 2.5Gb/s)에서 4세대인 FDR(Fourteen Data Rate, 14Gb/s)로 발전하고 있다. s), DDR(Double Data Rate, 5Gb/s) 및 QDR(Quad Data Rate, 10Gb/s). 인터넷의 형성에 필수적인 배선 및 스위치 보드 및 인터페이스 카드를 포함하는 PCB(Printed Circuit Board)의 설계는 FDR 고속 및 고주파 분야에 진입했습니다. FDR 신호의 상승 시간이 10

스위칭 전원 공급 장치 기술은 최근 몇 년 동안 고집적 칩의 개발과 함께 소형, 고주파 및 고효율로의 발전을 목격했습니다. 고집적 제어 칩은 설계 소프트웨어에 따라 스위치 전원 공급 장치를 설계하기가 비교적 쉽기 때문에 필요한 주변 부품을 단순화합니다. 그러나 고집적화의 문제는 낮은 설계 자유도, 낮은 칩 가용성 및 낮은 가격으로 이어집니다. 각 제조업체에서 개발한 설계 소프트웨어는 일부 유형의 고유한 칩을 시뮬레이션할 수 있습니다. 실제 적용에서는 우수한 작동 조건과 함께 제품 요구 사항과 호환되는 스위치 전원 공급 장치를 설계하

회로 시스템에서 대규모 및 초대형 집적 회로의 응용이 증가함에 따라 회로 기판은 칩의 집적 규모 확대, 부피 축소, 핀 확대 및 증가로 인해 다층 및 복잡성으로 발전하는 경향을 보여줍니다. 속도의. 대부분의 고속 다층 PCB는 쓰루홀 비아를 통해 레이어 간 연결을 구현합니다. 그러나 위에서 아래로 순환하지 않는 전기 연결의 경우 스터브를 통한 중복 스루홀이 발생하여 PCB 전송 품질에 나쁜 영향을 미칠 수 있습니다. 따라서 고성능 및 요구 사항이 높은 일부 고속 디지털 시스템의 경우 중복 스텁의 영향을 무시할 수 없습니다. 비용과

전자 제품의 개선은 전자 기술의 발전과 밀접한 관련이 있습니다. 전자 기술의 고속 발전으로 전자 제품은 전원과 접지가 가장 중요한 부분인 PCB 전자파 적합성(EMC) 설계에 많은 간섭을 일으키는 소형화 및 밀도화 방향으로 발전했습니다. 따라서 전자 제품의 발달과 전자기 설계의 간섭에 직면하여 EMC 간섭의 확실성을 기반으로 EMC 설계에 최적화를 구현해야 합니다. 전자파 적합성에서 전원 및 접지의 간섭에 대한 분석 전원 회로는 전자 회로와 전력망을 연결하는 매체이며 노이즈는 전자기 호환성 설계를 방해하는 주요 원인입니다. PCB

다가오는 전자 과학 기술의 발전과 함께 IC 칩으로 구성된 전자 시스템은 대규모, 소형 및 고속으로 빠르게 발전하고 있습니다. 동시에, 전자 시스템의 부피가 작아지면 회로의 라우팅 밀도가 커지는 반면 신호 주파수는 지속적으로 상승하고 신호의 에지 턴오버 시간은 짧아지는 문제도 함께 나타난다. 신호의 상호 연결 지연이 신호 전환 시간보다 10% 더 크면 보드의 신호 리드가 전송 라인의 효과를 표시하여 신호 반사 및 누화와 같은 일련의 문제가 점점 더 돌출하게 됩니다. 고속 문제의 도래는 하드웨어 설계에 더 큰 도전을 가져오고, 논리의

오늘날 모든 종류의 전자 제품은 사람들의 삶의 구석구석에 침투하여 전자 장치의 핵심인 PCB의 급속한 발전으로 이어졌습니다. 전자 장치가 정상적으로, 안전하고 안정적으로 작동할 수 있는지 여부는 PCB 설계에 크게 좌우됩니다. PCB 설계 과정에서 가장 중요한 연결 고리는 전자 제품에 대한 접지 및 간섭 방지 측면의 설계입니다. 지금까지 특정 PCB의 설계자는 접지 및 간섭 방지에 대해 자신의 의견을 갖고 있으며 접지 및 간섭 방지에 관한 방법과 기술은 모두 수시로 발전하고 있으며 이는 전자 장치에 지속적으로 안정적인 보안 작동에

최근 몇 년 동안 디지털 비디오 및 디지털 이동 통신에 관한 전자 제품의 급속한 발전과 함께 이러한 유형의 제품 개발은 PCB를 경량, 박형, 소형, 다중 기능 및 고밀도 및 신뢰성 측면에서 개발로 이끌고 있습니다. PCB의 제한된 라우팅 공간은 비아, 와이어, 와이어 및 비아 사이의 긴밀한 제한과 비아 구리 충전 기술의 출현으로 이어져 PCB의 밀도를 약 10~30% 향상시킵니다. 그림 1은 비아 구리 충전을 기반으로 하는 HDI(고밀도 상호 연결) ​​기판을 보여줍니다. 비아 설계는 라우팅 공간을 크게 절약할 수 있고 구

새로운 세대의 전자 기술은 부품의 높은 에지 속도를 증가시킵니다. 회로의 작업 속도 향상으로 인해 PCB 설계에 대한 요구 사항이 점점 높아집니다. PCB 설계의 품질은 구성 요소와 전체 회로의 작동 성능을 결정합니다. 특히 비용, PCB 면적, 종합회로의 기능성 등을 고려할 때 복잡한 메커니즘으로 인해 EMI(Electromagnetic Interface) 발생원은 점점 더 넓어지고 있다. EMI 메커니즘 및 솔루션 EMI의 주요 요소에는 전자파 간섭원, 전송 경로 및 간섭 대상이 포함됩니다. EMI의 도래로 이어지는 요소가 명

PCB 설계의 복잡성이 증가함에 따라 안정적이고 안정적인 전원 공급 장치는 고속 PCB 설계에 대한 새로운 연구 트렌드가 되었습니다. 특히 스위칭 부품의 수가 지속적으로 개선되고 Vcore가 지속적으로 감소할 때 전력 변동은 시스템에 치명적인 영향을 미치는 경향이 있습니다. 따라서 전원 시스템의 안정성을 유지하는 것이 고속 PCB 설계의 핵심 포인트가 되었습니다. 그러나 전력계통 임피던스의 존재로 인해 전력계통 임피던스에서 부하 과도전류에 의해 상대적으로 큰 전압강하가 발생하여 계통의 불안정성을 초래한다. 각 구성요소에 처음부터

전자 제품의 소형화 추세는 제품의 복잡한 구조로 이어져 다중 칩 모듈의 보급을 촉진합니다. 코어 모듈의 등장은 SMT에게 새로운 도전입니다. 그러나 기판의 규모와 열 이론으로 인해 신제품 로딩에서 가용접 및 연속 주석 전착과 같은 몇 가지 문제가 발생합니다. 회로 모듈의 SMT 솔더링 신뢰성 연구 가용접이란 주석으로 고정되지 않은 용접물의 표면에 주석층이 완전히 도금되지 않고 부품용접면과 PAD 사이에 금속합금이 발생하지 않고 압력에 의해 부품이 헐거워져 불량한 상태를 말한다. 접점 및 납땜 지점의 최소 높이는 납땜 지점의 최소

PCB 솔더 마스크 제조 과정에서 실크 스크린 인쇄 네일 베드에 의한 PCB 연속 양면 인쇄 액체 솔더 마스크 기술이 대량으로 적용되었습니다. 두께, 패턴 분포, 비아 직경, 비아 분포 등 디자인 측면에서 PCB 간에 상대적으로 큰 차이가 발생하기 때문에 실크 스크린 인쇄 네일 베드의 제조는 매우 어렵습니다. 네일 베드에 구리 못의 분포가 합리적이지 않으면 솔더 마스크 두께 균일성이 쉽게 발생합니다. 나쁜 결과는 솔더마스크 외관의 색수차, 잘못된 솔더마스크 이미징 또는 저항이 파손된 솔더 브리지로 인해 재작업이나 스크랩으로 이어집니

전자 기술의 빠른 발전은 전자 부품의 고밀도화에 기여하여 PCB 설계자에게 간섭 방지 기능을 제공합니다. PCB 설계 과정에서 설계자는 PCB 설계의 일반 원칙과 간섭 방지 요구 사항을 준수해야 합니다. PCB 설계에서 간섭 방지 기능은 전자 제품의 유효성 및 안정성과 직접적인 관련이 있으며 설계의 핵심으로 간주됩니다. 설계 과정에서 간섭 방지 요구 사항을 충분히 고려하면 나중에 간섭 방지 조치를 취할 필요가 없으므로 시간도 절약됩니다. PCB의 간섭 발생 소스 PCB에서 간섭 발생의 원인은 다음 요소에서 비롯됩니다.a. 간섭 소

크로스토크 이론 전자기 이론에 기초하여 누화는 두 신호 라인 간의 전자기 디커플링을 나타냅니다. 신호선 간의 상호 용량과 상호 임피던스에 의해 발생하는 일종의 노이즈입니다. 그림 1에서 두 개의 병렬 라인 중 하나의 라인은 신호 소스(VS ) 및 내부 임피던스(ZOG ) 라인의 한쪽 끝과 부하 임피던스(ZLG ) 다른 쪽에서는 접지를 통해 폐쇄 루프를 형성합니다. 다른 라인에는 저항만 있습니다(ZOR 및 ZLR ) 접지에 단선의 구조로. 이 그림에서 신호 소스가 있는 리드를 방출 라인 또는 간섭 라인이라고 하고 다른

임피던스 제어 기술은 고속 PCB의 우수한 성능을 보장하기 위해 효과적인 방법을 채택해야 하는 고속 디지털 회로 설계에서 매우 중요합니다. PCB의 고속 회로 전송 라인의 임피던스 계산 및 임피던스 제어 • 전송선의 등가 모델 그림 1은 탠덤 및 다중 커패시터, 저항 및 인덕터를 포함하는 구조인 PCB에 대한 전송 라인의 등가 효과를 보여줍니다(RLGC 모델). 탠덤 저항의 일반적인 값은 0.25 ~ 0.55ohms/foot 범위이며 여러 저항기의 저항 값은 일반적으로 상당히 높게 유지됩니다. PCB 전송 라인에 기생 저